§ 27.4. Элементы памяти для цифровых систем

Устройства памяти

Основным устройством, которое способно запомнить цифровую информацию, является триггер. Триггер — это устройство, которое имеет два устойчивых состояния, одно из которых принимается за «1», а другое — за «О».

Электромагнитное реле тоже можно рассматривать как триггер, поскольку реле имеет два состояния — включено и выключено. В цифровых схемах для автоматики наибольшее распространение получили полупроводниковые триггеры, выпускаемые в виде интег­ральных микросхем. Такие триггеры, как правило, являются двух-каскадными усилителями постоянного тока с положительной обрат­ной связью (выход усилителя соединен с его входом).

На рис. 27.7 показана схема простейшего статического триггера. Из двух транзисторов один обязательно открыт, а другой закрыт.

Если закрыт VT1, то положитель­ный потенциал с его коллектора подается на базу VT2, и наоборот. Соединение коллектора одного транзистора с базой другого и обеспечивает положительную об­ратную связь. Несмотря на пол­ную симметрию схемы, такое ее состояние, когда оба транзистора открыты, является неустойчивым и практически невозможным. Даже незначительное случайное уве­личение коллекторного тока одного транзистора приведет к умень­шению положительного потенциала на его коллекторе и соответст­венно на базе другого транзистора. Это приводит к уменьшению коллекторного тока другого транзистора, увеличению потенциала на его коллекторе и соответственно на базе первого транзистора. В итоге первый транзистор еще больше открывается, а второй — еще больше закрывается. Этот процесс протекает очень быстро, ла­винообразно и заканчивается тогда, когда первый транзистор пол­ностью откроется (режим насыщения), а второй транзистор полно­стью закроется, поскольку на его базу будет подан практически ну­левой потенциал. Перевод триггера из одного устойчивого состояния в другое осуществляется подачей положительных или от­рицательных импульсов на коллекторы одного или другого транзи­стора. При этом один из входов принимают устанавливающим триг­гер в состояние «1» и называют вход S (от английского set — устано­вить), а другой, устанавливающий (сбрасывающий) триггер в состояние «О», называют входом R (от английского reset — сбро­сить). Такой триггер называют RS-триггером.

Условное обозначение RS-триггера показано на рис. 27.8. В се­риях микросхем RS-триггеры обычно построены на двух базовых логических элементах, тех, на которых основана вся серия (ИЛИ-НЕ либо И-НЕ). Такие триггеры показаны на рис. 27.9, а, б.

Поясним работу RS-триггера на базе элементов ИЛИ-НЕ (рис. 27.9, а) с помо­щью диаграммы (рис. 27.9, 6). При по­ступлении сигнала «1» на вход S триггер переключится в состояние «1», если он был в состоянии «О», или сохраняет «1» на выходе Q, если он уже находился в этом состоянии. Соответственно при поступле­нии «Ь на вход R триггер переключится в

«О» или сохранит это состояние. Исходное состояние триггера (сра­зу после включения и при отсутствии сигналов «1» на входах S и R) не определено, оно является случайной величиной. В отличие от схемы а в схеме в используется отрицательная логика, т. е. «1» имеет менее положительный потенциал, чем «О».

По способу записи информации различают асинхронные и син­хронные триггеры. Состояние (выходной сигнал) асинхронного триггера может измениться в любой момент — тогда, когда придет входной сигнал. В синхронном триггере состояние может меняться только в определенные моменты времени — тогда, когда поступает дополнительный синхронизирующий сигнал. RS-триггер является асинхронным. На его базе может быть построен синхронный D-триггер, показанный на рис. 27.10.

Сигналы, предназначенные для записи в триггер, поступают на информационный вход D. Сигналы, определяющие момент записи, поступают на вход С, Изменение состояния статического D-триггера возможно только в течение того времени, когда С= 1. Если же на

вход С поступает сигнал «О», то из­менение сигнала на выходе тригге­ра не происходит, он сохраняет предыдущее состояние. На диа-гшрамме (рис. 27.10, в) видно, что по окончании первого синхроим­пульса на информационный вход D поступал уже сигнал «О», а не «1». Однако состояние триггера, соответствующее этому сигналу, возникло только тогда, когда при­шел второй синхроимпульс. Ана­логичным образом состояние «1» на выходе Q сохранялось от тре­тьего до пятого синхроимпульса, хотя сигнал «1» на входе D сменил­ся сигналом «О» еще раньше, чем пришел синхроимпульс 5. Поско­льку такой триггер задерживает выходной сигнал до прихода оче­редного синхроимпульса, он и по­лучил свое название D-триггер (от английского delay — задержка).

В динамическом синхронном D-триггере информация записы­вается только в момент перепада напряжения на входе С, т. е. пе­редним фронтом синхроимпульса.