
- •1 Триггеры (определение, описание всех входов триггеров). Построение
- •2.Дешифраторы (определение и виды дешифраторов). Функциональная схема
- •3. Регистры (определение). Функциональная схема трехразрядного
- •4.Мультиплексоры (определение описание входов и выходов). Функциональная
- •5. Счетчики (определение основные характеристики). Реверсивный счетчик
- •6.Сумматоры (определение, описание входов и выходов). Схема и
- •7. Запоминающие устройства с непосредственной адресацией (порядок передачи
- •8. Алу основные понятия и определения. Алу для сложения чисел с
- •9 Основы топологии вычислительных сетей
- •10 Принципы комплексирования вычислительных систем
ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ
1 Триггеры (определение, описание всех входов триггеров). Построение
универсального JK-триггера, вывод переключательной функции.
Триггер- элементарный цифровой автомат с двумя устойчивыми состояниями. Одному состоянию присваивается значение 0, другому- 1. Состояние триггера и значение хранимой в нем информации определяется уровнем сигнала на прямом Q и инверсном Q выходах. Если прямой выход Q имеет потенциал, соответствующий логической 1, то триггер находится в единичном состоянии (потенциал на инверсном выходе Q соответствует логическому 0).
Классификация триггеров.
-
По способу записи информации:
- асинхронные- изменение состояний происходит при подаче сигнала на информационный вход;
-синхронные (тактируемые) - имеется дополнительный вход синхронизации: состояние триггера изменяется при подаче сигналов синхронизации в соответствии со значением сигналов на информационных входах.
2. По способу управления информацией:
-со статическим управлением- переключение триггера вызывается уровнями сигналов, поступающих на информационный вход;
- с динамическим управлением- переключение триггера вызывается изменением уровней сигналов на информационных входах
- с одноступенчатым управлением- триггеры имеют одну ступень информации;
- многоступенчатые- несколько.
3.По способу организации логических связей, определяющих особенности функционирования.
Типы входов триггера:
R (Reset-сброс)- раздельный вход установки в 0;
S (Set-установка)- раздельный вход установки в 1;
К (Kill- отключение)- вход раздельной установки универсального триггера в 0;
J (Jerk- внезапное включение)- вход раздельной установки универсального триггера в 1;
T (toggle- релаксатор)- счетный вход триггера;
D (delay- задержка)- триггер с задержкой входного сигнала;
C (clock)- синхронизирующий вход записи информации;
V (valve- клапан)- управляющий вход.
JK-триггер.
По принципу действия JK триггер аналогичен D триггеру, но имеет два информационных входа
Несинхронный JK
– триггер имеет два входа J
и K, основной и инверсные
входы. Вход J аналогичен
входу S RS –
триггера. По этому входу триггер
устанавливается в состояние «1». По
входу K триггер сбрасывается
в «0», как и RS – триггер
по входу R. Отличие от RS
– триггера состоит в том, что этот
триггер не имеет запрещенных комбинаций
сигналов на входах, а при подаче
управляющих сигналов одновременно на
оба входа триггер переключается в
противоположное состояние. Синхронный
JK – триггер имеет еще
один вход С – вход синхронизации и
переключается только при подаче импульса
на этот вход. Структурная формула,
описывающая работу несинхронного JK
– триггера имеет следующий вид:
JK – триггер называют универсальным, т.к. из него можно сделать любой тип триггера. RS – триггер получается из JK – триггера, когда входы JK используются, как входы S и R соответственно, а запрещенная комбинация не подается.
2.Дешифраторы (определение и виды дешифраторов). Функциональная схема
пирамидального дешифратора, переключательные функции всех выходов.
Это узел ЭВМ, в котором каждой комбинации входных сигналов соответствует наличие сигналов на одной, вполне определенной шине на выходе. Дешифратор, в частности, устанавливается в схемах ЭВМ на выходах регистров, счетчиков и преобразует код слова в управляющий сигнал на одном из выходов дешифратора. Дешифратор в общем случае имеет n входов и 2n выходов. На выходах дешифратора с номерами 0 - 2n-1 вырабатываются следующие значения булевых функций:
f0 = xn xn-1... x1 x0;
f1 = xn xn-1... x1 x0;
...
f2n-1 = xn xn-1... x1 x0.
Рис. 1 Схема полного матричного дешифратора для трехразрядного входного слова.
Схема полного матричного дешифратора для 3-разрядного входного слова приведена на рис. 1.
Существуют следующие виды дешифраторов: матричные, пирамидальные, прямоугольные. Матричные дешифраторы являются базовым видом дешифраторов, на основании этих устройств могут быть построены все остальные типы дешифраторов.
В прямоугольных - осуществляется ступенчатая дешифрация. Входное слово разбивается на группы разрядов и каждая из групп обрабатывается матричным дешифратором. На второй ступени дешифрации (конечной или промежуточной) образуется произведение сигналов, поступающих из первой ступени.
Усовершенствование структуры дешифраторов позволяет исключить отмеченные ограничения и сводится оно к формированию частичных конъюнкций, используемых в дальнейшем для получения требуемых выходных функций.
Пирамидальная структура - один из видов структур дешифратора, реализующих такой принцип построения. Последний основан на том, что добавление одного разряда входной переменной увеличивает число конъюнкций вдвое за счет умножения исходной конъюнкции на дополнительную переменную в прямой и инверсной форме.
Пирамидальный дешифратор четырехразрядного числа можно получить добавлением в схему (рис. 3) третьего каскада, содержащего 24=16 конъюнкторов и образующего четырехбуквенные конъюнкции.
Пирамидальные дешифраторы отличаются от линейных использованием только двухвходовых конъюнкторов вне зависимости от разрядности дешифрируемого числа, а коэффициент разветвления ЛЭ входного регистра и всех логических элементов дешифратора также равен двум. Таким образом, пирамидальные дешифраторы свободны от ограничений, свойственных линейным дешифраторам, но в них используется большее количество ЛЭ, определяемое как N=4×(2n-1-1). При проектировании цифровых устройств на ИС первостепенную роль играет не количество ЛЭ в устройстве, а количество требуемых корпусов ИС. В то же время количество ЛЭ, располагаемых в одном корпусе ИС, определяется главным образом требуемым количеством выводов. Следовательно, в одном корпусе ИС можно расположить большее число двухвходовых конъюнкторов, чем трехвходовых, и пирамидальная структура дешифратора, оцениваемая по требуемому числу корпусов ИС, может оказаться эквивалентной или более предпочтительной, чем линейная.
Особенностью пирамидальных дешифраторов является легкость наращивания количества входов, недостатком – аппаратная избыточность.