МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА СИСТЕМ УПРАВЛЕНИЯ

1. Классификация микропроцессорных устройств и особенности проектирования систем на их основе.

2. Обобщенная структура микропроцессорной системы.

3. Архитектурные особенности и функциональные возможности 8-разрядных микропроцессоров.

4. Архитектурные особенности и функциональные возможности 16-разрядных микропроцессоров.

5. Организация памяти в микропроцессорных системах.

6. Организация устройств ввода/вывода информации в микропроцессорных системах.

7. Разработка аппаратных средств микропроцессорной системы.

8. Разработка программного обеспечения микропроцессорной системы.

9. Современные микроконтроллеры. Архитектура, особенности различных типов микроконтроллеров.

10. Методы контроля и диагностирования микропроцессорных устройств.

1. Классификация микропроцессорных устройств и особенности проектирования систем на их основ

Микропроц-р – проограмно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управления и построенное на 1-й или нескольких БИС.

1. По числу БИС, составляющих микропр-р: а)однокристальные (микроконтроллер)-микропроц-я система, которая вкл. в себя все основные компоненты, включающее микроЭВМ и всё это интегрировано в одном корпусе. Составляющие микроЭВМ: ЦП, ОЗУ, ПЗУ, система синхронизации, порты вв/выв, средства поддержки реального времени.б)многокристальные. В них каждая БИС выполняет отдельную функцию. Электрически может отдельно функционировать от других БИС.в)многокристальные секционные. Выполняется функциональная разбивка на секции, каждая из которых предназначена для обработки некоторого количества информационного кода и выполняется в виде отдельной микросхемы. Несколько секций могут объединятся.

2. По назначению. а)Универсальные.Применяются для решения широкого круга задач и при этом их производительность не зависит от решаемых задач.б)специальзирующие. Програмно и аппаратно ориентированы на решение узкого круга задач и обладают большой эффективностью.

3. По виду обрабатываемого сигналов:

--цифровые

--аналоговые(у которых вв/выв сигналы аналоговые)

4. По принципу управления: а)с аппаратным управлением- система команд записана в памяти микропр-ра и не может быть изменена. б) с микропрограммным управлением хранят в памяти только коды команд, поэтому разработчик может составлять систему команд из имеющихся микрокоманд.

2. Обобщенная структура микропроцессорной системы.

В состав МПС входят: центральный процессор (ЦП); память, включающая оперативную память (ОЗУ, RAM) и постоянную память (ПЗУ, ROM); устройства ввода/вывода (УВВ, I/O), служащие для связи МПС с внешними устройствами, для приема (ввода, чтения) входных сигналов и выдачи (вывода, записи) выходных сигналов; система прерываний; таймер.

Рисунок 1 – Обобщенная структурная схема МПС управления.

Устройства ввода/вывода подключаются к системной шине через интерфейсы ввода/вывода. ПЗУ и ОЗУ образуют систему памяти, предназначенную для хранения информации в виде двоичных чисел. ПЗУ хранит программы управления, таблицы и константы; ОЗУ - данные, поступившие из ВУ или подготовленные для выдачи во ВУ, а также для хранения промежуточных результатов вычислений и адресной информации.

Модуль ЦП осуществляет обработку данных и управляет модулями системы. Основные узлы БИС МП: устройство управления (УУ) с регистром команд (РгК) и дешифратором команд (ДШК); АЛУ; аккумулятор (А) - основной рабочий регистр; регистры общего назначения (РОН) со счетчиком команд (СК). Центральный процессор, кроме БИС МП, содержит схемы синхронизации и интерфейса с системной шиной, осуществляет выборку кодов команд из памяти, дешифрует их и выполняет. Устройства ввода/вывода предназначены для ввода информации в МП или вывода информации (дисплеи, печатающие устройства, клавиатура, ЦАП и АЦП). Интерфейсы ввода/вывода - совокупность шин для передачи информации. Блок ИФ служит для сопряжения МПС и ВУ по электрическим и временным параметрам. Система прерываний позволяет МПС реагировать на внешние сигналы – запросы прерываний, источниками которых могут быть: сигналы готовности от ВУ. При появлении запроса на прерывание ЦП прекращает выполнение основной программы и переходит к выполнению подпрограммы обслуживания запроса прерывания. Для построения системы прерываний МПК содержат БИС специальных программируемых контроллеров прерываний. Таймер предназначен для реализации функций, связанных с отсчетом времени. После того как МП загружает в таймер число, задающее частоту, задержку или коэффициент деления, таймер реализует необходимую функцию.

3. Архитектурные особенности и функциональные возможности 8-разрядных микропроцессоров.

Структурная схема обобщенного однокристального МП показана на рисунке 2. Схема имеет внутреннюю 8-разрядную шину, по которой передаются данные, коды команд и адреса. Устройство управления (УУ) в соответствии с дешифрованными кодами команд и внешними управляющими сигналами генерирует управляющие сигналы для всех блоков структурной схемы. Дешифратор команд (ДШК) формирует сигналы для устройства управления в соответствии с дешифрованным кодом команды. В 8-разрядном регистре команд (РК) хранится машинный код команды. Арифметико-логическое устройство (АЛУ) представляет собой комбинационную схему на основе сумматора и логических элементов, которые сигналами с выходов устройства управления настраиваются на ту или иную арифметическую или логическую операцию – суммирование, вычитание, И, ИЛИ, «Исключающее ИЛИ», НЕ, сдвиг. Аккумулятор (А) - 8-разрядный регистр, в котором хранится один из операндов в двухоперандных командах, а также результат операции. Временной аккумулятор (ВА), временной регистр (ВР) - 8-разрядные буферные регистры, отделяют входы АЛУ от его выходов, т.е. исключают гонку сигналов.

Регистр флагов (Flag, F) или признаков представляет собой пять или шесть триггеров, которые устанавливаются в единичное или сбрасываются в нулевое состояние в зависимости от результата операции в АЛУ. Регистры общего назначения (РОН) - блок 8-разрядных регистров, в которых хранятся данные и промежуточные результаты. Блок РОН можно рассматривать как быстродействующее ОЗУ, имеющее наибольшее быстродействие среди ОЗУ различных типов, поскольку оно размещено непосредственно на кристалле БИС МП. Некоторые типы 8-разрядных процессоров кроме 8-разрядных РОН содержат 16-разрядные индексные регистры для организации косвенной адресации, другие предполагают обращение к паре 8-разрядных регистров как к одному 16-разрядному.

Рисунок 2 - Структурная схема 8-разрядного микропроцессора.

Мультиплексор (М) – устройство, соединяющее один из регистров общего назначения с внутренней шиной МП. Указатель стека (SP) - 16-разрядный регистр, в котором хранится адрес последней занятой ячейки стека. Указатель команд (IP) - 16-разрядный регистр, в котором хранится адрес последней выполняемой команды. После выборки из памяти программ очередного байта команды содержимое IP увеличивается на единицу. Буферный регистр адреса (БА) и буферный регистр данных (БД) – регистры с тремя состояниями выхода, предназначенные для формирования сигналов на линиях шин адреса и данных соответственно. Схема инкремента/декремента (СИД) – устройство, позволяющее без участия АЛУ увеличить или уменьшить на единицу содержимое одного из регистров РОН, IP или SP.

Конструктивно БИС 8-разрядного процессора выполнена в корпусе с 40 выводами, 16 приходятся на шину адреса, 8 - на шину данных, 2 (4) – на подключение питания, остальные – на линии шины управления.

F1, F2 – вход двух неперекрывающихся последовательностей импульсов синхронизации.

RESET – вход сигнала начальной установки (сброса).

READY – вход сигнала готовности ВУ или памяти к обмену; используется для организации обмена с менее быстродействующими (по сравнению с МП) устройствами.

WAIT – выход сигнала подтверждения ожидания; активный уровень сигнала свидетельствует о том, что процессор перешел в режим ожидания и выполняет такты ожидания.

HOLD – вход сигнала запроса прямого доступа к памяти (ПДП) или запроса захвата шин; используется для организации обмена с устройствами, быстродействие которых больше, чем быстродействие процессора.

HLDA - выход сигнала подтверждения ПДП; Н-уровень этого сигнала свидетельствует о том, что процессор перевел свои ША, ШД и ШУ в высокоимпедансное состояние.

INT – вход сигнала запроса прерывания.

INTE – выход сигнала разрешения прерывания.

DBIN – выход сигнала чтения; H – уровень этого сигнала свидетельствует о том, что двунаправленная ШД находится в режиме приема информации.

- выход сигнала записи; низкий уровень этого сигнала свидетельствует о том, что двунаправленная ШД находится в режиме выдачи информации.

SYNC - выход сигнала синхронизации; высокий уровень этого сигнала свидетельствует о том, что по ШД передается байт состояния, который используется для формирования некоторых управляющих сигналов.

Работа схемы. При включении питания или при формировании сигнала начальной установки RESET содержимое указателя команд IP приобретает нулевое значение и начинается машинный цикл выборки команды из памяти. Содержимое ячейки памяти по нулевому адресу через буферный регистр данных и внутреннюю шину МП поступает в регистр команд, после этого – в дешифратор команд. Соответственно дешифрованным кодам команд и внешним сигналам синхронизации и управления устройство управления формирует управляющие импульсы для каждой микрооперации команды. Максимально возможная емкость памяти с прямой адресацией определяется количеством разрядов шины адреса. Большинство 8-ми разрядных МП (i8080, i8085, Z80, Motorola 6800) имеют 16-разрядную шину адреса, т.е. позволяют адресовать 2¹⁶=64 Кб памяти. МП с 8-ми разрядной ШД имеют 4 режима адресации операндов: прямая, регистровая, непосредственная, косвенная регистровая адресация. В зависимости от действий, выполняемых МП, различают типы машинных циклов: выборка (чтение первого байта команды); чтение памяти (чтение второго и третьего байта команды, чтение операнда); запись в память; чтение стека; запись в стек; ввод данных из внешнего устройства; вывод данных на внешнее устройство; прерывание; останов; прерывание при останове.