9. Модель однопроцессорного вычислительного устройства.

Формат команды ассемблера

GIS TABLE M1,0,4,100 ; описание таблицы в виде гистограммы с именем GIS

GENERATE 7,6, ,100 ; генерация транзактов от 1–го до 13–го

SEIZE CPU ;

ADVANCE 7,6 ;

RELEASE CPU ;

TABULATE GIS ;

TERMINATE 1 ;

Моделирование памяти.

Моделирование логических переключателей.

10. Имитационная модель однопроцессорной системы с неограниченной длиной очереди.

TRANZ

GIS

* сегмент описания данных

In_use EQU 5;

Range EQU 3;

*сегмент однопроцессорной вычислительной системы

GENERATE A,B ; генерирование транзактов с

; равновероятным законом распределения

QUEUE Zay ; вход транзакта в очередь с именем Zay

SEIZE CPU ; поступление транзакта на обработку к CPU

DEPART Zay ; освобождение транзактом очереди Zay

ADVANCE In_use, Range ; имитация работы процессора с

; равновероятным законом распределения

RELEASE CPU ; освобождение транзактом устройства CPU

TABULATE GIS ; построение гистограммы по статистике

; очереди

TABULATE TRANZ ; построение гистограммы по статистике

; транзактов

TERMINATE 1 ;завершение имитации вычислит. процесса

*сегмент описания результата

GIS TABLE Q$Zay, 0, 1, 10 ;

TRANZ TABLE M$1, 0, 3,20 ;

A EQU 5 ;

B EQU 3 ;

Исследование модели относят к задаче параметрического анализа, цель которого установить взаимосвязь между законом поступления сообщений на обработку и ресурсными возможностями обработчика этих сообщений.

11. Модель вычислительной системы с ограниченным числом мест в очереди.

*сегмент описания данных

Mem STORAGE A ; описание памяти с объёмом 5 едениц

Graf TABLE S$Mem,1,3,20 ;набор статистики для памяти

Gis TABLE M1,1,2,10 ;

*сегмент вычислительной системы

GENERATE 5,3 ;входные задачи

GATE SNF Mem,Final ;состояние памяти не заполнено

ENTER Mem ;вход в очередь памяти

SEIZE Cpu ;поступление транзактов на обработку

LEAVE Mem ;освобождение памяти

ADVANCE 3,1 ;имитация обработки

RELEASE Cpu ;освобождение процессов

TABULATE Gis ;вывод статистики

TABULATE Graf ;

Final TERMINATE 1 ;

Данная модель может использоваться для имитации работы встроенных в оборудование вычислительных устройств с ограниченными ресурсами по производительности и памяти.

12. Моделирование параллельных вычислительных процессов.

Стремление модифицировать архитектуру Фон-Неймана приводит к разработке параллельных вычислительных процессов и их реализации в соответствующих средах. При этом классического распараллеливания в задачах почти не существует. Наиболее часто рассматривают параллельно-последовательные системы.

Процесс распараллеливания может быть синхронизирован, что достигается при его моделировании использованием следующих средств:

Рассмотрим модель, включающую три обработчика информации, из которых два работают параллельно и решают задачи, каждая из которых имеет 2 части. Задан ресурс для первой части каждой задачи. Есть ресурс для второй части задачи.

CPU 1 CPU 2

Задача1 Задача 2