2.5. Выводы и рекомендации

1. Сформулирована цель как существенное уменьшение времени проектирования и повышение качества цифровых систем на кристаллах за счет разработки ассерционно-ориентированной инфраструктуры, моделей и методов верификации и диагностирования HDL-кода, а также эффективность ее достижения в виде проектного решения – цифрового изделия, которая определяется нормированным в интервале [0,1] интегральным критерием.

2. Предложена обобщенная графовая модель процессов тестирования, основанная на xor-взаимодействии четырех основных компонентов технической диагностики. Модель позволяет генерировать аналитические формы технологических процессов и эффективные структуры синтеза и анализа тестов, а также диагностирования функциональных нарушений в программных и/или аппаратных продуктах. Для этого используются регистровые или матричные (табличные) структуры данных, которые ориентированы на параллельное выполнение логических операций при решении практических задач.

3. Предложена ассерционная модель поиска функциональных нарушений в программных блоках в форме транзакционного ABC-графа (Assertion Based Coverage Graph) HDL-кода, которая дает возможность: 1) использовать аппарат тестопригодного проектирования для оценки качества программного продукта; 2) оценивать затраты на создание тестов, диагностирование и исправление функциональных нарушений; 3) оптимизировать процесс синтез теста путем решения задачи покрытия минимальным множеством активизированных путей всех дуг (вершин). Модель HDL-кода, представленная в форме ABC-графа, отображает не только структуру программного кода, но и тестовые срезы функциональных покрытий, формируемые с помощью программных блоков, входящих в рассматриваемую вершину, в процессе моделирования.

4. Разработана матричная модель поиска функциональных нарушений, основанная на построении путей активизации программных блоков, имеющих ассерционные мониторы, которая дает возможность минимизировать длину теста и проводить диагностирование HDL-кода с разрешением до 15-20 строк. Глубина поиска дефектов для заданного кода зависит от длины теста и числа ассерционных мониторов. Синтез матрицы функциональных нарушений осуществляется в процессе моделирования HDL-кода проектируемого цифрового изделия.

5. Предложена оценка качества модели диагностирования функциональных нарушений, которая показывает эффективность использования пары (тест, ассерции) для достижения заданной глубины диагностирования. Оценка качества модели функционально зависит от длины теста, числа ассерций наблюдения, количества распознаваемых блоков с функциональными нарушениями на общем числе программных блоков. Показано, что эффективность диагностирования есть отношение минимального числа двоичных разрядов, необходимых для идентификации (распознавания) всех блоков к реальному количеству разрядов кода, представленному произведением длины теста на число ассерций в каждом из них. Введено понятие диагнозопригодности как функции, зависящей от структуры графа (программного продукта), теста и ассерционных мониторов, которая всегда может быть приведена к единичному значению путем увеличения тестовых сегментов, активизирующих новые пути, для различения эквивалентных неисправностей без наращивания ассерций, если структура графа программных блоков имеет такой потенциал связей или размещения дополнительных ассерционных мониторов в транзитных вершинах графа.

6. Дальнейшие направления исследований и их мотивация предложены ниже. Существующие технологии тестирования и верификации цифровых систем на кристаллах или в пакетах отстают от предлагаемых микроэлектронных решений, связанных с нано-метровым диапазоном силиконовых кристаллов. Компания Intel задекларировала создание 3D-транзисторов, обещающее создание объемных систем на 3D-кристаллах. Такая технология ставит новые задачи перед инфраструктурой сервисного обслуживания – создание новых методов и средств, основанных на имплементации IEEE-стандартов, разрабатываемых обществом TTTC CS IEEE. Модель, предложенная в данном разд., интегрирует все последние достижения языковых стандартов, дискретной математики и технологий Design and Test. Другим возмущающим средства верификации фактором является новое измерение качества проектирования – энергосбережение. Актуальность его применения в цифровых изделиях имеет следующие корни: 1) микроминиатюризация вычислительных изделий, требующая наличия аккумуляторов или батарей; 2) Повышение времени функционирования изделия за счет увеличения энергоемкости батарей или снижения энергопотребления; 3) Уменьшение тактовой частоты цифровых изделий и/или напряжения питания, а также количества переключений в цифровом устройстве при выполнении функциональности; 4) Разбиение цифрового изделия на функционально законченные ядра (IP-cores), не зависящие от параметров частоты и уровней напряжения других модулей; 5) Создание системы управляемых буферных модулей (межмодульных интерфейсов), способных трансформировать уровни напряжения и частоты, минимизирующие энергопотребление блока; 6) Обеспечение функциональных модулей несколькими уровнями электропитания от максимального значения при требовании высокого быстродействия выполнения операций до полного отключения питания, если блок не используется на временном интервале; 7) Определение целевого функционала цифрового изделия в форме гиперповерхности, заданной тремя измерениями (мощность энергопотребления, время выполнения функциональности или таковая частота, дополнительные аппаратурные и временные затраты для реализации системы управления энергопотреблением); 8) Создание управляющего автомата, обеспечивающего выполнение функции цели – точка гиперповерхности – в каждом временном интервале; 9) Создание инфраструктуры энергопотребления цифровых блоков системы на кристалле, обеспечивающей оптимальные уровни напряжения и частоты, включающей ассерции наблюдения в качестве переменных логических функций управления режимами; 10) Разработка унифицированного интерфейсного модуля для наблюдения управления функциональным блоком (IP-core); 11) Разработка инфраструктуры тестирования и верификации системы управления энергосбережением цифрового изделия.