17. Архитектура 8 – разрядного микропроцессора (основные блоки, краткая характеристика)
Структурная схема обобщенного 8-ми разрядного МП:
Схема имеет единую внутреннюю 8-ми разрядную шину, по которой передаются данные, коды команд и адреса.
Структурная схема содержит:
- устройство управления (УУ)
- дешифратор команд (ДШК)
- регистр команд (РК)
- арифметико-логическое устройство (АЛУ)
- аккумулятор (А)
- временной аккумулятор (ВА)
- временный регистр (ВР)
- регистр флагов (F)
- блок 8-ми разрядных регистров общего назначения (РОН)
- мультиплексор (М)
- указатель стека (SA)
- указатель команды (IP)
- буферный регистр адреса (БА)
- буферный регистр данных (БД)
- схема инкремента / декремента (СИД)
УУ – в соответствии дешифрованными кодами команд и внешними управляющими сигналами генерирует управляющие сигналы для всех блоков структурной схема.
ДШК – формирует сигналы для устройства управления в соответствии с дешифрованным кодом команд.
В 8-ми разрядном регистре команд хранится машинный код команды 1 байт.
АЛУ – построено на основе сумматора и логических элементах, которые сигналами с выхода УУ настраиваются на выполнение арифметической или логической операции.
А – 8-ми разрядный регистр в котором хранится один из операндов в двух операндных командах, а также результат операции, например ADD В.