3.5.5. Элементы эмиттерно-связанной логики

Микросхемы на основе эмиттерно-связанной логики (ЭСЛ) нашли широкое применение в быстродействующих вычислительных устройствах благодаря таким преимуществам перед другими микросхемами, как высокое быстродействие, большая нагрузочная способность, высокая стабильность динамических параметров при изменении напряжения питания и рабочей температуры, независимость тока потребления от частоты переключения.

Базовый логический элемент ЭСЛ выполняет одновременно две функции: ИЛИ-НЕ и ИЛИ (рис. 3.33). Электрическая схема базового элемента состоит из трех цепей: токового переключателя, источника опорного напряжения и выходных эмиттерных повторителей.

Токовый переключатель построен на транзисторах T1-T4, резисторах R1 – R7 и диоде. Операция ИЛИ в переключателе выполняется за счет параллельного подключения транзисторов T1 и T2. Источник опорного напряжения представляет собой эмиттерный повторитель на транзисторе T5, резисторах R8, R9, термокомпенсирующих диодах D2 и D3. Один такой источник обслуживает несколько ЛЭ на одном кристалле. На транзисторах T6, T7 собраны выходные эмиттерные повторители. На первом выходе реализуется операция ИЛИ - НЕ, а на втором – операция ИЛИ.

Особенностью схемотехнического решения ЭСЛ является применение отрицательного источника питания, а также раздельного подключения шины земли к цепям токового переключателя и источника опорного напряжения с одной стороны (шина общ.1) и к цепи выходных эмиттерных повторителей – с другой стороны (шина общ.2) . Следует учитывать при применении ЭСЛ ИС, что в этих цепях наблюдается различный характер потребления тока из шины электропитания в момент переключения элемента. В общей шине 1 ток практически постоянный, а в общей шине 2 – импульсный. Если эти шины разделить, то можно повысить помехоустойчивость. Заземление коллекторных цепей ЛЭ позволяет устранить влияние напряжения источника питания на уровни выходного напряжения, так как при этом напряжения и , т. е. не зависят от источника Е.

Выходные эмиттерные повторители подсоединяются к источнику отрицательного напряжения питания через внешние нагрузочные резисторы. Для уменьшения потребляемой мощности напряжение может быть уменьшено до 2 В. Оба входа базового ЛЭ подключаются к источнику питания Е = - 5,2 В через резисторы R3 и R4, что позволяет неиспользуемые входы ЛЭ оставлять в аппаратуре неподключенными.

Передаточная характеристика базового ЛЭ ЭСЛ приведена на рис. 3.34.

3.5.6. Логические элементы на мдп-транзисторах

При построении логических ИМС используют МДП-транзисторы с индуцированным n- или p-каналом. Предпочтение отдается n-канальным транзисторам, которые обеспечивают большее быстродействие логических ИМС, а самое главное – их полную совместимость по номиналу питания и логическим уровням сигналов 0 и 1.

На рис. 3.35.а приведен базовый ЛЭ n – МДП, реализующий логическую функцию ИЛИ – НЕ. При подаче высокого уровня напряжения хотя бы на один из входов схемы открывается соответствующий транзистор (T1 или T2) и на выходе устанавливается низкий уровень (логический 0). Если на обоих входах логический 0, то T1 и T2 закрыты и на выходе - высокий уровень напряжения, т.е. логическая 1. Нагрузочный транзистор T3 всегда открыт и работает в пологой области выходной характеристики, поэтому высокий уровень напряжения равен . Для обеспечения малого значения низкого уровня напряжения необходимо, чтобы сопротивление канала открытого транзистора T1 или T2 было много меньше сопротивления канала нагрузочного транзистора T3. Поэтому открытые транзисторы T1 и T2 работают в крутой области выходной характеристики.

Базовый элемент (рис. 3.35.б) реализует функцию И – НЕ. Если хотя бы один из управляющих транзисторов T1 и T2 закрыт (на его входе низкий уровень сигнала), то на выходе ЛЭ будет высокий уровень напряжения. Схема переключается по выходу в состояние логического нуля, только при подаче на все входы одновременно логической единицы. Так как при последовательном включении транзисторов T1 и T2 уменьшается эквивалентная крутизна их характеристик, то возрастает остаточное напряжение . Поэтому помехоустойчивость схемы ИЛИ – НЕ выше, чем схемы И – НЕ.

С увеличением числа входов помехоустойчивость схемы И – НЕ уменьшается, что ограничивает максимальное число входов. В схеме ИЛИ – НЕ максимальное число входов ограничивается требуемым быстродействием логических ИМС. Нагрузочная способность МДП – схем велика, так как входные токи в МДП–транзисторах практически отсутствуют, и зависит только от требуемого быстродействия (увеличивается емкость нагрузки ).

Широкое распространение получили ИМС с использованием комплементарных МДП–транзисторов (КМДП – логика). На основе инверторов КМДП–типа реализуются ЛЭ вида И–НЕ и ИЛИ–НЕ, приведенные на рис. 3.36.

В базовом ЛЭ И-НЕ управляющие транзисторы T1 и T2 соединены последовательно, а нагрузочные T3 и T4 – параллельно. При подаче на все входы схемы сигналов , управляющие транзисторы T1 и T2 открыты, а нагрузочные T3 и T4 закрыты. На выходе ЛЭ устанавливается низкий уровень сигнала . При действии низкого уровня сигнала на входах схемы оба управляющих транзистора T1 и T2 закрыты, а транзисторы T3 и T4 открыты, и на выходе ЛЭ будем иметь высокий уровень сигнала . Состояние схемы не изменится, если напряжение поступает только на один из входов, так как один из управляющих транзисторов остается закрытым, а один из нагрузочных транзисторов открыт.

В базовом элементе ИЛИ-НЕ (рис. 3.36.б) управляющие транзисторы T1 и T2 соединены параллельно, а нагрузочные T3 и T4 – последовательно. Когда на обоих входах присутствуют сигналы низкого уровня , управляющие транзисторы T1 и T2 закрыты, а нагрузочные T3 и T4 открыты, напряжение на выходе . Если хотя бы на одном из входов устанавливается сигнал высокого уровня , один из управляющих транзисторов открыт, а парный с ним нагрузочный транзистор закрыт, напряжение на выходе имеет низкий уровень сигнала .

Логические элементы с большим числом входов организованы подобным же образом. Коэффициент объединения для схем И-НЕ и ИЛИ-НЕ обычно равен . КМДП-логика характеризуется высокой эффективностью использования напряжения источника питания, так как логический перепад сигнала в обоих схемах . Для обеспечения совместимости КМДП и ТТЛ схем по уровням сигналов напряжение источника питания выбирают равным , однако при этом КМДП-схемы имеют низкое быстродействие. КМДП-схемы обладают высокой помехоустойчивостью (при наиболее неблагоприятных условиях) и высокой нагрузочной способностью.