лекции / лекции ВМСС / интерфейсы

решение позволяет обеспечить значительно лучшие показатели передачи данных, чем при передаче через шину PCI (рис. 1). AGP позволяет более эффективно использовать память страничного буфера (frame buffer), тем самым увеличивая производительность 2D графики также, как увеличивая скорость прохождения потока данных 3D графики через систему.

Рис. 1. Передача данных в AGP и PCI.

В действительности, AGP соединяет графическую подсистему с блоком управления системной памятью, разделяя этот доступ к памяти с центральным процессором компьютера (CPU). Через AGP можно подключить только один тип устройств - это графическая плата. Этот порт представляет собой 32-разрядную шину с тактовой частотой 66/133 МГц, по составу сигналов напоминающую шину PCI. Повышенная пропускная способность порта AGP обеспечивается следующими тремя факторами:

•Конвейеризацией операций обращения к памяти.

•Сдвоенными передачами данных.

•Демультиплексированием шин адреса и данных.

Конвейеризацию обращений к памяти иллюстрирует рис. 2, где сравниваются обращения к памяти PCI и AGP. При неконвейеризированных обращениях PCI во время реакции памяти на запрос шина простаивает. Конвейерный доступ AGP позволяет в это время передавать следующие запросы, а потом получить плотный поток ответов (самих передаваемых данных). Спецификация AGP предусматривает возможность постановки

вочередь до 256 запросов. AGP поддерживает две пары очередей для операций записи

ичтения памяти с высоким и низким приоритетом. В процесс передачи данных любого запроса может вмешаться следующий запрос, в том числе и запрос в режиме PCI.

Рис. 2. Циклы обращения к памяти PCI и AGP

Сдвоенные передачи данных обеспечивают при частоте тактирования шины в 66 МГц пропускную способность до 532 Мбайт/с, что для 32-битной шины (4 байта) несколько неожиданно: 66,6х4=266. В AGP кроме "классического" режима, называемого теперь "x1", в котором за один такт синхронизации передается один 4-байтный блок данных, имеется возможность работы в режиме "х2", когда блоки данных передаются как по фронту, так и по спаду сигнала синхронизации (как и в шине АТА Ultra DMA или DDR RAM). Управление передачей в таком режиме названо SideBand Control (сокращенно - приставка SB к имени сигнала). Заказать режим х2 может только графическая карта, если, конечно, она его поддерживает. Для тактовой частоты 133 МГц (режим "х4") пропускная способность соответственно удваивается.

Демультиплексирование (разделение) шины адреса и данных сделано несколько необычным образом. В идеале демультиплексирование подразумевает наличие двух полноразрядных шин - адреса и данных. Однако реализация такого варианта была бы слишком дорогой. Поэтому шину адреса в демультиплексированием режиме представляют 8 линий SBA (SideBand Address), по которым за три такта синхронизации передаются четыре байта адреса, длина запроса (1 байт) и команда (1 байт). За каждый такт передаются по два байта - один по фронту, другой по спаду тактового сигнала. Поддержка демультиплексированной адресации не является обязательной для карты с портом AGP, но хост-контроллер, естественно, должен ее поддерживать. Альтернативой такому способу подачи адреса является обычный - по мультиплексированной шине АD.

Таким образом, AGP может реализовать всю пропускную способность 64-битной основной памяти компьютера на процессоре Pentium и старше. При этом возможны конкурирующие обращения к памяти как со стороны процессора, так и со стороны мостов шин PCI. Порт AGP может работать как в своем "естественном" режиме с конвейеризацией и сдвоенными передачами, так и в режиме шины PCI. В конвейеризированном режиме, в котором начало цикла отмечается сигналом РIРЕ#, возможны только обращения к памяти. В режиме PCI циклы начинаются с сигнала FRAME# и обращения возможны как к пространству памяти, так и пространству ввода/вывода и конфигурационному пространству. Кроме собственно AGP, в него

заложены и сигналы шины USB, которую предполагается заводить в монитор. Внешне карты с портом AGP похожи на PCI, но у них используется разъем повышенной плотности с "двухэтажным" расположением ламелей, и сам разъем располагается несколько дальше от задней кромки платы, чем разъем PCI. Порт позволяет работать в двух режимах - режиме DMA и режиме исполнения (Executive Mode). В режиме DMA акселератор при вычислениях рассматривает свой локальный буфер как первичную память, а когда ее объема недостаточно, подкачивает данные из основной памяти, используя быстрый канал AGP. При этом для трафика порта характерны длительные последовательные (блочные) передачи. В режиме исполнения локальный буфер и основная память для акселератора равнозначны и располагаются в едином адресном пространстве. Такой режим работы акселератора с памятью называется DIME (Direct Memory Execute). Для этого режима график порта будет насыщен короткими произвольными запросами. Надо заметить, что многие преимущества AGP носят потенциальный характер и могут быть реализованы лишь при встречной поддержке как со стороны аппаратных средств графического адаптера, так и со стороны программного обеспечения.

11 сентября 2002 г. - Корпорация Intel объявила о выходе окончательной версии спецификации AGP 3.0 (сокращение AGP расшифровывается как Advanced Graphics Port - быстродействующий графический порт), отвечающей потребностям будущих приложений по обработке графики в отношении производительности и масштабируемости. Спецификация AGP 3.0, определяющая технические условия решения AGP8x - прямого наследника прежней технологии AGP4x, является интеллектуальной собственностью корпорации Intel, которая готова предоставить участникам программы безвозмездную лицензию на применение нового стандарта.

Технология AGP8x удваивает скорость передачи графических данных по сравнению со своей предшественницей AGP4x, с которой обладает обратной совместимостью. Будучи изначально предназначенной для самых современных рабочих станций, новая шина призвана со временем занять доминирующие позиции на рынке настольных компьютерных систем.

Объявление о выходе окончательной версии спецификации, сделанное сегодня на осеннем Форуме Intel для разработчиков (IDF) 2002 г., проходящем в калифорнийском городе Сан-Хосе, увенчало собой двухлетние совместные усилия разработчиков Intel и их коллег из таких крупнейших фирм-изготовителей устройств по обработке графики, как

ATI, NVIDIA, Matrox и 3D Labs.

Технология AGP8x сыграет весьма значительную роль в наращивании производительности графических подсистем высококлассных рабочих станций,

обслуживающих, в частности, приложения объемной визуализации. Удвоение пропускной способности шины AGP, обеспечивающее скорость передачи графических данных порядка 2,1 гигабайт в секунду (Гбайт/сек), сопряжено с наращиванием тактовой частоты процессоров графического вывода до 533 МГц, тем самым напрямую оказывая влияние на рост производительности графической подсистемы в целом. Наращивание пропускной способности интерфейса AGP позволит разработчикам создавать все более сложное программное обеспечение, например, быстродействующие приложения по обработке видео в реальном времени, обогащающие видеоматериалы новыми функциями.

Корпорация Intel готовит к выпуску в четвертом квартале два набора микросхем (под кодовыми наименованиями Placer и Granite Bay), предназначенные для рабочих станций класса "high-end" и начального уровня, а к началу следующего учебного года - аналогичное устройство для настольных систем массового производства. Наборы микросхем для рабочих станций будут продемонстрированы на этой неделе в рамках форума IDF.

Технология AGP8x станет последним параллельным интерфейсом, отвечающим потребностям компьютерной индустрии, перед ее переходом в 2004 году на последовательное решение по передаче графических данных на базе шины PCI Express. Архитектура PCI Express представляет собой высокоскоростную технологию общего назначения, предназначенную для последовательного подключения множества устройств ввода-вывода на основе единого стандарта.

В ближайшие год-два технология AGP8x хорошо послужит программному обеспечению рабочих станций, а в будущем году придаст мощный импульс разработке первоклассных, нуждающихся в высокой пропускной способности приложений для настольных компьютерных систем.

Ведущие изготовители оборудования уже приступили к выпуску продукции на основе технологии AGP8x. Так, ранее в этом году появились первые графические адаптеры с интерфейсом AGP8x

ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС SERIAL ATA

Параллельный интерфейс ATA исчерпал свои ресурсы пропускной способности, достигшей 133 Мбайт/с в режиме UltraDMA Mode 5. Для дальнейшего повышения пропускной способности интерфейса (но, естественно, не самих устройств хранения, которые имеют гораздо меньшие внутренние скорости обмена с носителем) было принято решение о переходе на последовательный интерфейс. Цель перехода — улучшение и удешевление кабелей и коннекторов, улучшение условий охлаждения устройств внутри системного блока (избавление от широкого шлейфа), обеспечение возможности разработки компактных устройств, облегчение конфигурирования устройств пользователем, расширение диапазона адресация блоков (объем накопителя в параллельном АТА ограничен 137 Гбайтами).

Интерфейс Serial ATA является радиальным (хост-центрическим), в нем определяется только взаимодействие хоста с каждым из подключенных устройств. Взаимодействие между ведущим и ведомым устройствами, свойственное традиционному интерфейсу ATA, исключается. Программно хост видит множество устройств, подключенных к контроллеру, как набор каналов ATA, у каждого из которых имеется единственное ведущее устройство. Имеется возможность эмуляции пар устройств (ведущее — ведомое) на одном канале, если такая необходимость возникнет. Программное взаимодействие с устройствами Serial ATA практически совпадает с прежним, набор команд соответствует ATA/ATAPI-5. В то же время аппаратная реализация хостадаптера Serial ATA существенно отличается от традиционного интерфейса ATA. В параллельном интерфейсе ATA хост-адаптер был простым средством, обеспечивающим программное обращение к регистрам, расположенным в самих подключенных устройствах. В Serial ATA хост-адаптер имеет блоки так называемых «теневых» регистров (Shadow Registers), совпадающих по назначению с обычными регистрами устройств ATA. Каждому подключенному устройству соответствует свой набор регистров. Обращения к этим теневым регистрам вызывают процессы взаимодействия хост-адаптера с подключенными устройствами и исполнение команд.

В стандарте рассматривается многоуровневая модель взаимодействия хоста и устройства, где прикладным уровнем является обмен командами, информацией о состоянии и хранимыми данными. На физическом уровне для передачи информации между контроллером и устройством используются две пары проводов. Данные передаются кадрами, транспортный уровень формирует и проверяет корректность информационных структур кадров (Frame Information Structure, FIS). Для облегчения высокоскоростной передачи на канальном уровне данные кодируются по схеме 8В/10В (8 бит данных кодируются 10-битным символом) и скремблируются, после чего по

физической линии передаются по простейшему методу NRZ (уровень сигнала соответствует передаваемому биту). Между канальным и прикладным уровнем имеется транспортный уровень, отвечающий за доставку кадров. На каждом уровне имеются свои средства контроля достоверности и целостности.

Впервом поколении Serial ATA данные по кабелю передаются со скоростью 1500 Мбит/с, что с учетом кодирования 8В/10В обеспечивает скорость 150 Мбайт/с (без учета накладных расходов протоколов верхних уровней). В дальнейшем планируется повышать скорость передачи, и в интерфейсе заложена возможность согласования скоростей обмена по каждому каналу в соответствии с возможностями хоста и устройства, а также качеством связи. Хост-адаптер имеет средства управления соединениями, программно эти средства доступны через специальные регистры Serial ATA.

Встандарте предусматривается управление энергорежимом интерфейсов. Каждый интерфейс кроме активного состояния может находиться в состояниях PARTIAL и SLUMBER с пониженным энергопотреблением, для выхода из которых требуется заметное время (10 мс). Команды, требующие передачи данных, могут исполняться в различных режимах обмена. Обращение в режиме РIO и традиционный способ обмена по DMA (legacy DMA) выполняется аналогично параллельному интерфейсу ATA. Однако внутренний протокол обмена между хост-адаптером и устройствами позволяет передавать между ними разноплановую информацию.

Последовательный интерфейс ATA, как и параллельный АТА, предназначен для подключений устройств внутри компьютера. Длина кабелей не превышает 1 м, при этом все соединения радиальные, каждое устройство подключается к хост-адаптеру своим

кабелем. В стандарте предусмотрена возможность «горячей» замены. Стандарт определяет новый однорядный двухсегментный разъем с механическими ключами, препятствующими ошибочному подключению. Сигнальный сегмент имеет 7 контактов (S1-S7), питающий — 15 (Р1-Р15); все контакты расположены в один ряд с шагом 1,27 мм. Назначение контактов приведено в табл. 1 (справочно). Малые размеры разъема (полная длина — около 36 мм) и малое количество цепей облегчают компоновку системных плат и карт расширения. Питающий сегмент может отсутствовать (устройство может получать питание и от обычного 4-контактного разъема ATA). Вид разъемов приведен на рис. 1. Для обеспечения «горячего» подключения контакты разъемов имеют разную длину, в

Таблица 1. Разъем Serial ATA

Рис. 1. Разъемы Serial ATA: a — полный разъем на устройстве, б — сигнальный сегмент кабельного разъема, в — питающий сегмент кабельного разъема, г — сигнальный сегмент разъема хост-адаптера, д — разъем хоста для непосредственного подключения устройства.

Каждое устройство, подключенное к адаптеру Serial ATA, представляется тремя блоками регистров, два из которых соответствуют традиционным регистрам ATA и называются «теневыми», третий блок — новый. Привязка адресов блоков к адресному пространству хоста стандартом не регламентируется; для PCI-контроллера блоки задаются регистрами конфигурационного пространства и «теневые» регистры могут располагаться по стандартным адресам ATA с целью совместимости. Разрядность некоторых регистров увеличена до 16.

Новый блок регистров SCR (Serial ATA Status and Control registers) состоит из 16

смежных 32-разрядных регистров SCR0-SCR15, из которых пока определены лишь 3 (остальные зарезервированы).

Сейчас уже ведутся работы над новой спецификацией Serial ATA II с большей пропускной способностью и специальными средствами для поддержки сетевых устройств хранения.