-
Основные алгоритмы функционирования
Обобщенный алгоритм функционирования процессора представлен на рисунке.
Чтение команды из озу
1. Текущее значение счетчика команд устанавливается в качестве адреса на системной шине.
2. Осуществляется цикл чтения текущей команды.
3. Команда помещается в регистр блока предварительной выборки команд и дожидается своей очереди на выполнение. Выполнение текущей команды производится одновременно с процессом выборки последующей.
Декодирование команды
1. Начинается командный цикл – период выполнения команды. Команда из блока предварительной выборки помещается в регистр команд.
2. Инкрементируется PC.
3. Осуществляется дешифрация команды. В зависимости от кода операции, определяется тип команды и перечень необходимых действий.
4. Устройство управления формирует необходимые машинные циклы, обеспечивающие исполнение текущей команды.
4. Командный цикл завершается после выполнения всех машинных циклов, инициализируемых блоком управления.
Обработка регистровой команды (rg-rg)
1. Выборка операндов. В зависимости от значений адресных полей регистра команд срабатывает та или иная комбинация MUX/DMUX, подключаются нужные регистры.
2. Команды пересылки. Номер регистра источника задается полем R1 управляющей команды. Номер регистра приемника задается полем R2 управляющей команды. Разрядность данных определяется полем DF формата команды. Данные передаются от источника к приемнику через внутреннюю шину. При пересылке 8 и 32-разрядных данных на шину выдаются значение регистров с номерами, указанными в соответствующих полях команды. На неиспользуемые разряды шины подается логический ноль. Аналогично коммутируются регистры-приемники.
3. Арифметико-логические операции. Источники данных R1, R2 или оба задаются вышеописанным способом. Тип данных и тип устройства (АЛУЦ или АЛУПТ) определяется полем DF формата команды. Операнды подаются на входы АЛУ. Управляющий сигнал для АЛУ в зависимости от содержимого регистра команд указывает АЛУ тип данных и их разрядность.
2. Устройство управления дает разрешение на “захват” операндов, которые передаются напрямую в АЛУ без использования внутренней шины.
3. Производится формирования результата соответствующей операции: арифметической, логической, пересылки, перехода, занесения константы.
4. Результат заносится в регистр по указанному адресу через внутреннюю шину данных.
Обработка команды типа регистр – память (rg-озу)
1. Формирование адреса операнда производится в зависимости от типа адресации. При прямой адресации адрес операнда содержится в соответствующем регистре в виде указателя на область памяти. При относительной адресации адрес формируется путем суммирования значений базового адреса и смещения относительно него.
2. Если осуществляется чтение из памяти, то на шине данных выставляется значение соответствующей ячейки памяти. Устройство управления устанавливает направление передачи, осуществляет коммутацию внутренней и системных шин. А затем данные с шины записываются в указанный регистр центрального процессора.
3. Если осуществляется запись в памяти, то на шине данных выставляется значение соответствующего регистра центрального процессора. Устройство управления задает направление передачи, осуществляет коммутацию внутренней и системных шин. А затем данные с шины из указанного регистра центрального процессора записываются нужную ячейку памяти.