Таблица 6.4.
Состояния синхронного
-триггера
с прямым управлением
|
|
|
||
|
|
|
|
|
|
0 |
0 |
0 |
|
|
0 |
0 |
1 |
|
|
0 |
1 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
x |
Если на дополнительные
входы элементов
и
(на рис. 6.5, а они показаны пунктиром)
подавать сигналы
и
,
то можно осуществлять асинхронную
установку триггера в состояния 0 и 1,
минуя информационный и синхронизирующий
входы. При этом функционирование триггера
будет определяться состояниями,
соответствующими состояниям триггера
с инверсным управлением (см. табл. 6.3).
Условное обозначение синхронного
триггера с дополнительными входами,
позволяющими осуществлять асинхронное
управление его работой, показано на
рис, 6.5, в.
При синхронной
работе триггера на его дополнительных
входах должна поддерживаться нейтральная
комбинация
.
Синхронные
-триггеры
с инверсным управлением на ЛЭ ИЛИ — НЕ.
Синхронный
-триггер
можно построить и на ЛЭ ИЛИ — НЕ (рис.
6.6). Управление работой такого триггера
осуществляется сигналами нулевого
уровня
или
при
в соответствии с табл. 6.3. Запрещенной
комбинацией входных сигналов является
комбинация
при
.
Действительно, в этом случае на обоих
входах ЛЭ
и
действует логическая 1 (
,
,
)
.
При этом на обоих выходах ЛЭ
и
будет логическая 1.
Рис. 6.6. Схема (а) и условное обозначение
(б) синхронного
-триггера
на логических элементах ИЛИ — НЕ
В синхронных
-триггерах
изменения состояний при наличии
разрешающего синхронизирующего импульса
происходят так же, как и в асинхронных.
Поэтому смена сигналов на информационных
входах должна производиться только в
паузах между синхронизирующими
импульсами, чтобы не произошло нарушения
его работы.
6.4. D-триггеры.
-триггеры
имеют один информационный вход
и могут быть асинхронными или синхронными.
Наибольшее применение получили синхронные
-триггеры.
Простейший синхронный
-триггер
(рис. 6.7, а) выполнен на ЛЭ
и
типа И — НЕ по
схеме
-триггера
и является ячейкой памяти. Логические
элементы
и
образуют схему
управления.
Рис. 6.7. Схема (а) и условное обозначение
(б)
-триггера
на логических элементах И — НЕ
Сигнал на выходе
-триггера
принимает такое же значение, какое
имеется на информационном входе
во время действия синхронизирующего
импульса. Это значение хранится
(запоминается) в триггере до прихода
следующего синхронизирующего импульса,
так как в паузах между синхронизирующими
импульсами на входах ячейки памяти
действует нейтральная комбинация
сигналов
.
Следовательно, в
-триггере
осуществляется задержка на один такт
сигнала, поступающего на информационный
вход
.
Поэтому
-триггер
называют триггером
задержки.
В
-триггере
вместо ЛЭ И— НЕ можно использовать ЛЭ
ИЛИ —НЕ. В последнем случае для
синхронизации потребуются импульсы
нулевого уровня.
Если требуется
задержка записанной информации более
чем на один такт, применяют
-триггер,
отличающийся от
-триггера
наличием дополнительного информационного
входа
(от англ. valve
— вентиль, клапан), как показано на рис.
6.8, а. Когда
=1,
триггер работает как
-триггер.
При
=0
ЛЭ
и
закрыты при любых комбинациях сигналов
на входах
и
,
и в ячейке памяти хранится информация,
записанная в предыдущем такте.
Рис. 6.8. Схема (а), условное обозначение
(б)
-триггера
и схема двухтактного триггера (в)
На рис. 6.8, в
приведена схема однофазного двухтактного
триггера на ЛЭ 2И — ИЛИ. Запись логической
1 в этом триггере осуществляется через
ЛЭ И2 при одновременном действии сигналов
на входах
и
.
После окончания действия сигналов
и
(или одного из них) единичное состояние
триггера удерживается логическим
элементом И1, на входе которого действуют
сигналы
и
.
Установка триггера в состояние логического
нуля осуществляется подачей на вход
логической 1 (при этом
).
Как устройства
запоминания двоичной информации
-
и
-триггеры
применяются при построении регистров,
счетчиков и других узлов цифровой
техники.
6.5. JK-триггеры.
JK-триггер
функционирует подобно
-триггеру,
с той лишь разницей, что не имеет
запрещенной комбинации входных сигналов.
Вход
выполняет роль входа
,
а вход
— роль входа
.
При входной комбинации
,
эквивалентной запрещенной комбинации
для
-триггера,
состояние
-триггера
изменяется на противоположное.
Одноступенчатый
-триггер.
Структурная схема
-триггера
показана на рис. 6.9, а. На ЛЭ
и
выполнена ячейка памяти, представляющая
-триггер.
Элементы
и
образуют схему
управления, а
и
осуществляют
задержку сигналов, поступающих на входы
ячейки памяти. Особенностью
-триггера
является наличие цепей обратной связи
с выходов на входы, поэтому его состояние
зависит не только от входных сигналов
и
,
но и от сигналов на выходах
и
.
Работа JK-триггера определяется таблицей состояния (6.5) и логической (переключательной) функцией:
(6.4)
Если
,
то независимо от сигналов
и
на выходах ЛЭ
и
будет нейтральная комбинация
,
сохраняющая информацию в ячейке памяти.
При
и
по-прежнему промежуточный сигнал
,
а значение сигнала
зависит от состояния ячейки памяти.
Если
и
,
то на входе ЛЭ
будут сигналы
,
и
.
Состояние ячейки памяти не изменится.
Если же
,
а
,
то
,
на выходе ЛЭ
образуется сигнал
,
а на выходе ЛЭ
— сигнал
.
Аналогичным образом при
и
в ячейку памяти записывается логический
нуль, если она находилась в состоянии
логической единицы, или подтверждается
ее нулевое состояние.
Рис. 6.9. Схема (а) и условное обозначение
(б) асинхронного
-триггера
Пусть теперь
и
,
а
.
Это приведет к установлению
,
в результате чего состояние ЛЭ
изменится на значение
и состояние ЛЭ
— на значение
.
При
и
,
,
будет
,
вследствие чего на выходе ЛЭ
возникнет
,
а на выходе ЛЭ
— сигнал
.
Таким образом, независимо от того, в
каком состоянии находился
-триггер
при комбинации входных сигналов
происходит его переброс — изменение
состояния на противоположное.
Элементы задержки
и
служат для задержки времени поступления
сигналов ОС с выходов триггера на входы
ЛЭ
и
.
Эти сигналы
и
поступают на ЛЭ
и
после окончания действия входных
сигналов
и
,
т.е. когда
.
Отсутствие элементов задержки вызвало
бы многократное срабатывание триггера
— генерацию. Сигналы
и
должны быть кратковременными, что
достигается управлением работой ЛЭ
и
по фронту или срезу импульсов.
Следовательно, в
-триггере
используется динамическое управление
записью информации, что и подчеркивается
в его условном изображении (рис. 6.9, б).
Таблица. 6.5. Состояния
асинхронного
-триггера
|
|
|
|
|
|
|
|
|
0 |
0 |
|
|
0 |
1 |
0 |
|
1 |
0 |
1 |
|
1 |
1 |
|
Синхронный
-триггер
имеет такую же структуру, что и асинхронный.
Отличие состоит в том, что входные
элементы И-НЕ имеют три входа. Входы C
объединены и используются для подачи
тактовых сигналов. Переключение триггера
при наличии соответствующего входного
сигнала происходит в момент окончания
тактового импульса. Работа синхронного
-триггера
определяется таблицей состояний (6.6) и
логической функцией:
(6.5)
Таблица. 6.6. Состояния
синхронного
-триггера
|
|
|
||
|
|
|
|
|
|
0 |
0 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
|
На практике
применяются двухступенчатые схемы
синхронных
-триггеров:
-триггеры
(от сокращения английских слов
master-slave,
что означает ведущий-ведомый).
Двухступенчатый
-триггер.
В состав двухступенчатого
-триггера
(рис. 6.10, а) входят синхронный
-триггер
первой ступени
с логикой 2И на входе, синхронный триггер
второй ступени и инвертор. Запись
информации в первый триггер производится
по сигналу
.
После окончания сигнала на входе
(
)
информация с первого триггера
переписывается во второй. Следовательно,
задержка в перезаписи информации будет
определяться в основном длительностью
сигнала на входе
.
В остальном работа двухступенчатого
-триггера
аналогична работе рассмотренного
асинхронного
-триггера.
Рис.6.10. Схема (а) и условные обозначения
(б, в) двухступенчатого синхронного
-триггера
В
-триггер
можно ввести дополнительные входы
и
и с их помощью осуществлять асинхронную
установку состояний триггера независимо
от сигналов на входах
,
и
.
Такой триггер называют комбинированным
-триггером
(рис. 6.10, в).
Если перед входом
-триггера
поставить инвертор (рис. 6.11), то
-триггер
можно использовать как
-триггер.
Допустим,
и
,
тогда
,
.
Синхронизирующий импульс
переведет
-триггер
в состояние
,
.
Рис. 6.11. Схема
-триггера,
выполненного на синхронном
-триггере
Если
(
,
),
то после воздействия синхронизирующего
импульса
-триггер
перейдет в состояние
,
.
Логическая
(переключательная) функция синхронного
-триггера
получается из выражения (6.5) путем
подстановки в него значений
и
(6.6)
6.6. T-триггеры.
-триггер
представляет собой триггер со счетным
входом (или счетным запуском). Он изменяет
свое состояние на противоположное при
поступлении на вход
каждого запускающего импульса.