11.Статическая память (sram)

Статическая память в 4–5 раз дороже динамической и во столько же раз меньше по информационной ёмкости. Её достоинство – высокое быстродействие (1–10нс). Типичные области применения: схемы КЭШ памяти. При соответствующей организации КЭШ памяти они могут работать с периодом тактовой частоты микропроцессора. В некоторых случаях проблему повышенного быстродействия основной памяти (динамической) микропроцессора решают, встраивая статическую КЭШ память в микросхемы динамической памяти. Такой вариант, предложенный Mitsubishi, получил название CDRAM. Для данной памяти каждая из 16–ти мегабитовая микросхема динамической памяти содержит 16 Кбайт быстрой (статической) КЭШ памяти. Обмен между статической и динамической памяти осуществляется 128–разрядными словами.

Благодаря высокому быстродействию такие схемы памяти используются в системах без КЭШ памяти второго уровня. К статической памяти относится и регистровая (группа триггеров) память. Она имеет типичную ёмкость, порядка 10–100 слов, но время доступа и равна одному такту процессора.

КЭШ память 1–го уровня обычно несколько единиц или десятков килослов имеет время доступа в 1 – 2 такта процессора.

КЭШ память 2–го уровня сотни килослов, время доступа 3 – 5 тактов процессора.

Основная динамическая память микропроцессорных систем свыше 4–х гигаслов имеет время доступа от 12 – 55 тактов процессора.

Статистическая ОЗУ на ТТЛ–схемах.

Рис.13 Статические ОЗУ на ТТЛ-схемах

Основа ТТЛ – многолитерный транзистор

В схемах каждого ЗЭ два транзисторных каскада соединены крест–накрест (триггер), способность находиться в двух устойчивых состояниях, каждый транзистор имеет по 2 элемента, что позволяет как хранить информацию, так и выбирать элементы памяти.

Транзистор открыт, если имеет прямое смещение хотя бы одного его перехода, например на базе – эмиттер, т.е. состояние транзистора зависит от того, из двух эмиттеров, потенциал которого ниже. Если строка, на которой находится ЗЭ не выбрана, то на соответствующей ей линии устанавливается низкий потенциал. В этом случае на нижних, по схеме эмиттерах, потенциал понижается и схема ведёт себя как обычный триггер, т.е. сохраняет то состояние, в котором была установлена раньше, а именно, если открыт, его коллектор и база имеют низкий потенциал. При этом закрыт, что приводит к высокому потенциалу (), на его коллекторе и базе , т.е. это состояние самоподдерживается. Схема, аналогично триггеру, состоит из двух элементов И – НЕ.

Если строка с данным элементом выбрана, то линия выборки строки и нижние эмиттеры транзистора имеют высший потенциал, следовательно, состояние транзистора будет зависеть от верхнего, по схеме – эмиттера.

На верхний эмиттер транзистора подан фиксирующий уровень направления (+1,5В), по этому состоянию схемы можно управлять, меняя потенциал верхнего эмиттера транзистора относительно уровня (+1,5В). Если на линию данных подать низкий уровень (запись 1 и вход данных 1, выход «0»), то транзистор станет проводящим, так как потенциал коллектора будет выше, чем (+1,5В), а этот потенциал подаётся на базу , что гарантирует прямое смещение верхнего эмиттера перехода . Проводимость приводит к низкому потенциалу на базе и к его закрытию. Это состояние "высокий потенциал коллектора " соответствует логической единице ЗЭ.

В состоянии логического нуля схему можно привести, если оставить верх эмиттера отключенным, т.е., когда выход транзисторной схемы совпадения с открытым коллектором заперт. В этом случае будет закрыт, что приводит к высокому потенциалу на его коллекторе и базе . Следовательно, будет открыт, что соответствует логическому нулю.