Запросы прерывания
Рис.6.1 Структура
центрального процессора
БС – блок сопряжения, выполняющий функции унифицированной системы связи процессора (интерфейса) и служащий для обмена информацией с ОЗУ и УВВ;
ПЗУ – микропрограмм, содержащий микропрограммы выполнения различных операций;
УПР.Рг – управляющие регистры, предназначенные для временного хранения управляющей информации адреса команды, слова состояния программы, базового адреса и т.п.;
БКД – блок контроля и диагностики, предназначенный для обнаружения сбоев и отказов в аппаратуре ЦП, устранения последствий сбоев и поиска несправных элементов при отказе;
СОЗУ – сверхоперативное ЗУ, строящееся на базе регистров общего назначения РОН и служащее для временного хранения операндов, промежуточных результатов, непосредственно используемых в АЛУ;
БСП – блок системы приоритетных прерываний, обеспечивающий реакцию ЭВМ на запросы от различных источников внутри и вне ЦП.
6.2. Структура арифметико – логического устройства
Структура АЛУ зависит от характера использования элементов и узлов, входящих в состав АЛУ, формы представления операндов, способов организации выполнения операций, организации связи между узлами.
На рис.6.2 представлена упрощенная структурная схема АЛУ для операций над двоичными числами с фиксированной запятой.
Рис. 6.2. Структурная схема АЛУ параллельного типа
В состав АЛУ входят: n – разрядный параллельный комбинационный сумматор СМ; регистры для временного хранения операндов и промежуточных результатов Рг1, Рг2, Рг3; сдвигатель СД; счетчик тактов СчТ; вспомогательные логические схемы ИЛИ; схема анализа на ноль и схема формирования 2-разрядного кода признака [r1:r2] результата (Рзн и Р1 – переносы из знакового и старшего разряда СМ).
Работа АЛУ осуществляется под действием управляющих сигналов Y1….Y21, которые вырабатываются УУ (БМУ). Каждый УС инициирует определенную микрооперацию, выполняемую в АЛУ. Перечень микроопераций приведен в табл.6.1 Формируемые сигналы X1….X4 и r1...r4 в виде сигналов состояния устройства (ССУ) поступают и там анализируются. Результаты анализа ССУ позволяют сформировать логическую последовательность микроопераций.
Таблица 6.1. Перечень микроопераций
-
Сигнал
Микрооперации
Выполняемые
действия
Y1
СМ [зн]:=Рг1[зн]
Пересылка знака Рг1 в СМ
Y2
СМ [зн]:=Рг2[зн]
Пересылка знака Рг2 в СМ
Y3
См [1:n]:=Рг1[1:n]
Пересылка в СМ значащей части Рг1
Y4
См [1:n]:=Рг2[1:n]
Пересылка в СМ значащей части РГ2
Y5
СМ [зн]:=Рг3[зн]
Пересылка знака Рг3 в СМ
Y6
См [1:n]:=Рг3[1:n]
Пересылка в СМ значащей части Рг3
Y7
СМ [зн]:=1
Присваивание знаку СМ значения 1
Y8
Рг1[зн]:=СД[зн]
Пересылка знака в Рг1 (Y10, Y14 – аналогичны)
Y9
Рг1[1:n]:=СД[1:n]
Пересылка значащей части в Рг1 (Y12, Y15 – аналогичны)
Y11
Рг2[1]:=СД[n]
Пересылка младшего разряда СД на место старшего разряда Рг2
Y13
Рг2[n]:=СД[1]
Пересылка старшего разряда СД на место младшего разряда Рг2
Y14
Рг3[зн]=СД
Пересылка старшего разряда СД на место младшего разряда Рг2
Y15
Рг3[зн]=СД
Пересылка старшего разряда СД на место младшего разряда Рг2
Y16
См [1:n]:=Рг1[1:n]
Пересылка значащих разрядов из Рг1 с инверсией
Y17
См [1:n]:=Рг3[1:n]
Пересылка значащих разрядов из Рг3 с инверсией
Y18
Рг1+ Рг2
Поразрядное сложение по модулю 2
Y19
СМ:=СМ+1
Прибавление к младшему разряду 1
Y20
СД:=СД
Сдвиг вправо на 1 разряд
Y21
СД:=СД
Сдвиг влево на 1 разряд
Y30
СчТ:= n
Занесение кода числа тактов в счетчик
Y31
СчТ:= СчТ-1
Уменьшение содержимого счётчика на1
Y32
Рг1:=ШД
Пересылки на Рг1 с ШД
Y33
ШД:=Рг1
Пересылки из Рг1 на ЩД
П р и м е ч а н и е: При работе на микроЭВМ, при выполнении алгоритма умножения, сначала осуществляется сдвиг множителя (Рг2) по Y20А, потом сдвиг суммы частичных произведений (Рг3) по Y20.