7.6. Обработка запроса на прерывание.

В данном курсовом проекте требуется реализовать одноуровневую систему прерываний. Это значит, что прерывания от различных устройств имеют одинаковый приоритет и выполняются последовательно.

З

T1

T

S

R

T2

T

S

R

РЗПР

RG

D

1

2

3

4

c

URQ

Блок обработки запросов

FL

R

D

Y20

Y21

ЗП1

ЗП2

X5

апросы на прерывания могут быть внутренними (например деление на 0, переполнение …) или внешними (различные запросы от внешних устройств). На рис. 17 внутренним прерываниям соответствуют сигналы Y20 и Y21, а внешним – ЗП3 и ЗП4. Внутренние запросы запоминаются на триггерах Т1 и Т2. Все запросы фиксируются на регистре РЗПР сигналом Y22. На выходе блока обработки запросов образуется признак наличия запроса X5 и номер запроса. Дешифратор используется для сброса триггеров внутренних запросов.

DC

D

E

1

2

3

4

ЗП3

ЗП4

Y22

Y23

РП3

РП4

Рис. 16

8. Назначение сигналов

Y1 – увеличение счётчика адресов (IP) на 1

Y2 – в регистр адреса записывается содержимое IP

Y3 – чтение из оперативной памяти команд

Y4 – передача содержимого РД в РК

Y5 – запись в СмИ содержимого адресной части команды из РК

Y6 – запись в СмИ содержимого РИ (R60 – R63)

Y7 – сложение адресной базы и индекса в СмИ

Y8 – запись в РА результата сложения базы и индекса из СмИ

Y9 – запись в РА адресной части РК (адресная часть А1, А2 или А3 выбирается сигналами Y10, Y11, Y12)

Y10 – выбор адресной части А1 в РК

Y11 – выбор адресной части А2 в РК

Y12 – выбор адресной части А3 в РК

Y13 – запись в Р1 АЛУ содержимого РД

Y14 – запись в Р2 АЛУ содержимого РД

Y15 – запуск АЛУ

Y16 – запись в ОП данных

Y17 – запись в счётчик команд (IP) адресной части РК

Y18 – запись в РД адресной части А2 из РК

Y19 – запись в РА адресной части А1 из РК

Y20, Y21 – внутренние запросы на прерывание

Y22 – фиксация запросов на прерывание в регистре РЗПР

Y23 – сброс триггеров внутренних запросов

X1 – память завершила работу

X2 – признак адресации ПА

X3 – признак окончания работы АЛУ

X4 – признак перехода

X5 – признак наличия запроса на прерывание

9. Заключение

В курсовой работе был разработан RISC процессор для встроенных применений, который может использоваться, например, в составе систем управления в реальном масштабе времени.

Процессор разработан в соответствии с техническим заданием (см. п. 1).

21