3 Рис. 32.2 .D-триггер

Триггер задержки (D-триггер) может быть только синхронным, так как имеет один инфор­ма­ционныйD-вход, информация с которого переписывается на выход триггера только по тактовому сигналу, подаваемому на С-вход. Условное изображениеD-триггера приведено на рис. 32.3,а. Реализовать его можно на различных логических элементах, в том числе, на основе синхронногоRS-триг­гера, дополненного инвертором (рис. 32.3,б). Из анализа табл. 32.2 переключательной функцииD-триггера

следует, что при отсутствии синхроимпульса (С= 0) состояние триггера ос­тается неизменным. При условии жеС= 1 триггер передает на выход сигнал, поступивший на его входDв предыдущем такте, т. е. выходной сигналQ^t+1 изменяется сзадержкойна один период импульсов син­хро­низации.

Из анализа временной диаграммы D-тригге­ра (рис. 32.3,в) также следует, что выходной сигналQтриггера повторяет состояниеD-входа с поступлением очередного тактового импульса на входСс задержкойt_зотносительно сме­нившегося логического состояния наD-входе.

4. JК-ТРИГГЕР

JK-триггеры обычно выполняют тактируемыми.JK-триггеримее­т информационные входыJиK, которые по своему воздействию на устройство аналогичны входамSиRсинхронногоRS-триггера: приJ = 1 и K= 0 триггер по тактовому импульсуСустанавливается в состояниеQ= 1; приJ= 0 и K= 1переключается в состояниеQ= 0, а приJ= 0 иK= 0хранит ранее принятую информацию.

В

Рис.32.4

отличие от синхронногоRS-триггера одновремен­ное присутствие ло­­­ги­­ческих единиц на информационных входах не является дляJK-триггера запрещенной комбинацией; приJ= 1 и K= 1 триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом на входеС.

На рис. 32.4, аизображена одна из функциональных схемJK-триг­гера. Она отличается от схемыТ-триггера (см. рис. 32.2,б) двумя трёхвходовыми элементами И-НЕЭ1 иЭ2 входной логики первой ступениJK-триггера. Пе­реключающий входСдинамический (рис. 32.4,б): пе­реключениеJK-триггера происходит в момент перепада синхроимпу­ль­са с уровняС= 1 на уровеньС= 0, т. е. при срезе.

При J= 0 иK= 0 на выходе элементовЭ1 иЭ2 устанавливаются логические единицы, которые для триггеров с инверсными входами являются пассивными сигналами: триггерТ₁и, следовательно,JK-триггер в целом сохраняют прежнее состояние (см. рис. 32.4,а). Логическая 1 на одном из входов элемента И-НЕ не определяет 1 на его выходе и комбинацияJ= 1,K= 1 никак не влияет на входную логику первой ступени, поэтому схемыТ- иJK-триг­геров (см. рис. 32.2,би рис. 32.4,а) принципиально не отличаются: оба работают в счетном режиме.

Только при комбинации сигналов J = 1,С= 1 и= 1 на входе элементаЭ1 триггерТ₁переключится в состояниеР= 1. Аналогично логический 0 будет на выходе элементаЭ2, когдаК = 1,С= 1 иQ= 1.

Таким образом, комбинация J= 1,К= 0 обуславливает по тактовому импульсуС= 1 переключениеJK-триггера в целом в состояниеQ= 1, а комбинацияJ= 0,К= 1в состояниеQ= 0.

Из анализа табл. 32.3 переключательной функции JK-триггера

следует, что состояние триггера определяется не только уровнями сигналов на информационных входах J иК, но и состоянием Q^t, в котором ранее находилсяJK-триггер. Так, при комбинацииJ= 0,K= 0 триггер сохра­няет предыдущее состояние (; комбинацияJ = 1,К= 1 приводит к тому, что тактовым импульсом триггер переключается в состояние, противоположное предыдущему:. КомбинацииJ = 1,К= 0 иJ = 0,К= = 1 дают разрешение триггеру переключиться соответственно в состо­янияQ= 1 иQ= 0.

На основе JK-триггера (рис. 32.4,б) могут быть выполнены синхронный (рис. 32.4,в) и асинхронный (рис. 32.4,г)Т-триггеры,D-триг­гер (рис. 32.4,д) и синхронныйRS-триггер (рис. 32.4,е).

При проектировании сложных логических схем (микросхем) необходимы триггеры различных типов, которые можно было бы выполнить на основе одного универсального триггера и использовать его в разных режимах работы и модификациях. В интегральной схемотехнике наибольшее распространение получили D- иJK-триггеры.