uch_posobie_2014_ver_11
.pdf
|
|
|
Таблица 11.4 |
|
|
|
|
|
|
Параметр |
|
Тип логики |
||
|
|
|
|
|
ТТЛ |
ЭСЛ |
|
КМОП |
|
|
|
|||
|
|
|
|
|
Напряжение питания Е, В |
+5 |
−5,2 |
|
+3…5 |
|
|
|
|
|
1 |
+2,4 |
−0,9 |
|
≈Е |
Уровень U , В |
|
|
|
|
0 |
+0,4 |
−0,6 |
|
≈0 |
Уровень U , В |
|
|
|
|
Быстродействие (время переключения), нс |
20 |
2,9 |
|
50 |
|
|
|
|
|
Потребляемая мощность, мВт |
22 |
35 |
|
0,1 |
|
|
|
|
|
Коэффициент разветвления |
10 |
15 |
|
50 |
|
|
|
|
|
Как видно из таблицы, по большинству параметров наиболее предпочтительны микросхемы на базе КМОП-логики: это объясняется тем, что внутри микросхем этого типа располагаются полевые транзисторы, обладающие огромным входным сопротивлением по затвору (см. 2.7). Однако КМОП-элементы уступают по быстродействию. По этому важнейшему параметру наилучшими являются ЭСЛ-микросхемы, что вообще оправдывает их существование – все остальные параметры у этого типа схем плохие. Следует обратить внимание на полярность уровней логического нуля и логической единицы у ЭСЛ-схем. ТТЛ-схемы имеют средние значения параметров и именно этим объясняется их наибольшее распространение. Применяя этот тип микросхем, разработчики сложных цифровых электронных устройств находят компромисс при оптимизации эксплуатационных характеристик.
11.8. Двоичный счетчик
Триггеры – схемы, которые с точки зрения «булевой» алгебры фиксируют значение всего одного разряда двоичного числа. Необходимость такого «счета до двух» возникает весьма редко. Поэтому для фиксации многоразрядных двоичных чисел применяют более сложные схемы, являющиеся комбинациями нескольких триггеров – двоичные счетчики.
Схема трехразрядного двоичного счетчика прямого счета приведена на рис. 11.13. Как видно, счетчик представляет собой последовательное («каскадное») соединение Т-триггеров. Количество этих триггеров равно разрядности двоичного числа.
131
Рис. 11.13
Принцип действия счетчика поясняют диаграммы напряжения в точках схемы, приведенные на рис. 11.14. Из рисунка видно, как десятичные номера импульсов, поступающих на вход схемы, превращаются в эквивалентные двоичные числа, записанные в параллельном коде (параллельным называется представление многоразрядного числа, при котором каждому разряду числа соответствует своя «шина», т. е. провод).
Рис. 11.14
Перед началом счета все триггеры необходимо обнулить, подав на счетчик прежде всего импульс «установка нуля» (уст. 0) на R-входы. Следует обратить внимание на соединение триггеров: на Т-вход следующего триггера поступает переключающий сигнал с инверсного ( Q ) выхода предыдущего.
132
Такое соединение применено с учетом схемотехнических решений во входных цепях триггеров (см. 11.4).
Чаще всего переключается триггер, непосредственно получающий сигналы с генератора импульсов. Именно на его главном выходе формируется младший разряд двоичного числа. Старший разряд формируется на шине, соединенной с Q-выходом максимально удаленного от входа триггера.
Если не предпринять дополнительных мер, то счетчик досчитает до седьмого импульса, при этом на выходах триггеров будет сформирован код 111 – и далее восьмым импульсом обнулится, а затем возобновит счет. При необходимости остановить счет по заданному номеру импульса схему счетчика надо дополнить (рис. 11.15) – главные и инверсные выходы триггеров
Рис. 11.15
соединить со схемой И так, чтобы при достижении нужной комбинации на ее выходе образовалась бы логическая единица, которая обнулит все триггеры. После этого счет импульсов возобновится, но уже не с восьмого импульса.
11.9. Регистр
Регистром называют схему хранения многоразрядных двоичных чисел, своего рода цифровую линию задержки. Второе распространенное название регистра – ОЗУ (оперативное запоминающее устройство). Изображенный на рис. 11.16 регистр рассчитан на хранение трехразрядных двоичных чисел в течение одного «шага» (существуют более сложные схемы, которые хранят двоичные числа в течение десятков шагов, а извлечение чисел из регистра может идти как в прямой, так и в обратной последовательности). Порядок работы регистра поясняют диаграммы на рис. 11.17.
133
Рис. 11.16
Главными элементами хранения являются RS-триггеры. Перед записью в регистр нового двоичного числа необходимо обнулить все триггеры, используя для этого сигнал (уст. 0), подаваемый на все R-входы одновременно. Затем, синхронно во всех разрядах, в триггеры записывают многоразрядное
Рис. 11.17
134
двоичное число. В целях синхронизации записи (команда Зп) сигналы на входы триггеров подают не непосредственно, а через «линейку» схем И. Чтение чисел (команда Чт) также обеспечивает синхронную передачу многоразрядного двоичного числа на выход, потребителю – для этой цели предусмотрена вторая «линейка» схем И. Чтение является неразрушающим, и одно и то же число может быть считано неоднократно, с разными задержками относительно записи.
Следует отметить, что регистр как цифровая линия задержки существенно превосходит по своим возможностям аналоговые ЛЗ, так как обеспечивает практически неограниченное время задержки. Однако при этом аналоговую величину первоначально требуется преобразовать в цифровой формат.
11.10. Мультиплексор и демультиплексор, кóдер
Во всех рассмотренных примерах двухуровневый сигнал был представлен в параллельном коде. Другое возможное представление – последовательный код, при использовании которого уровни напряжения, соответствующие различным разрядам двоичного числа, передаются поочередно.
Очевидно, что любое представление имеет свои положительные и отрицательные стороны: передача значений всех разрядов одновременно происходит значительно быстрее, чем поочередная, поэтому быстродействие электронных устройств при использовании параллельных кодов выше, чем при использовании последовательных. Однако при параллельном кодировании каждому разряду требуются своя шина (провод), гнездо на разъеме, а при передаче с использованием радиоволн – своя частота, в то время как последовательный код можно передать по одной шине.
Таким образом, для оптимизации электронных устройств бывает необходимо преобразовать параллельный код в последовательный и наоборот.
Схему, преобразующую параллельный код в последовательный, называют мультиплексором. Ее принцип действия поясняет рис. 11.18. Схема имеет много входов – по количеству разрядов двоичного числа и один выход. Входы поочередно соединяются с выходом с помощью блока схем И (или электронных ключей). Управление коммутацией схем И осуществляется от тактового генератора (высокостабильного генератора прямоугольных импульсов) через счетчик.
135
Рис. 11.18
Примерно так же работает схема, выполняющая обратную функцию – преобразование последовательного кода в параллельный. Ее называют демультиплексором. Схема имеет один вход и много выходов: по одному для каждого разряда двоичного числа в параллельном коде. Вход поочередно соединяется с выходами с помощью блока схем И. Управление коммутацией схем И осуществляется от тактового генератора через счетчик.
При использовании преобразования параллельного кода в последовательный и обратно следует помнить, что конечное быстродействие определяет наименее быстрое звено электронной системы – участок, на котором двухуровневый сигнал передается последовательным кодом.
Преобразования кода, которые выполняют мультиплексор и демультиплексор, – далеко не единственные. При этом состав и расположение нулей и единиц в коде при переходе из параллельной формы в последовательную не изменяется. Однако иногда возникает потребность в более существенном преобразовании кода. Дело в том, что в технике находят применение коды, не соответствующие «булевой» алгебре, например код Грэя. Код Грэя для первого разряда десятичных чисел приведен в табл. 11.5. Он обладает замечательным свойством – при увеличении десятичного числа на единицу в коде Грэя изменяется всегда только один символ, что делает вероятную погрешность преобразования независящей от значения числа. Однако для того,
136
Таблица 11.5
Десятичное число |
Код Грэя десятичного числа |
|
|
0 |
00000 |
|
|
1 |
00001 |
|
|
2 |
00011 |
|
|
3 |
00010 |
|
|
4 |
00110 |
|
|
5 |
00100 |
|
|
6 |
01100 |
|
|
7 |
01000 |
|
|
8 |
11000 |
|
|
9 |
10000 |
|
|
чтобы осуществить компьютерную обработку данных от датчика, вырабатываемых в форме кода Грэя, надо перевести их в код, соответствующий «булевой» алгебре. Эту операцию выполняет схема, которую называют «преобразователь код/код» (более коротко – кóдер).
11.11. Цифроаналоговый преобразователь
Цифровые и аналоговые электронные устройства и системы сосуществуют, зачастую даже в пределах одного устройства есть аналоговая часть (части) и цифровая часть. Первая, как правило, связана с датчиками физических величин, многоуровневых по своей природе (датчиками температуры, скорости, количества оборотов вала, вольтметрами, ваттметрами и т. д.). Вторая – цифровая часть более тесно связана с компьютером, микропроцессором или сигнальным процессором, служащими для обработки данных и управления устройством. Очевидно, должны существовать преобразователи физических величин из одного «формата» в другой. Такие схемы существуют: преобразователь цифровых кодов в многоуровневый сигнал называется цифроаналоговым преобразователем (ЦАП); схема, обеспечивающая обратную трансформацию, – аналого-цифровым преобразователем (АЦП),
Практически все ЦАП построены по одному и тому же принципу: каждому разряду двоичного числа соответствует вполне определенное значение электрического тока или напряжения. Младшему разряду числа соответствует минимальное значение тока. В «булевой» алгебре «вес» соседних разрядов отличается в два раза (в привычном десятичном счислении в 10 раз!), поэтому значения «разрядных» токов или напряжений тоже должны отличаться в
137
два раза. Токи и напряжения складываются. При этом суммируются только те токи, которым в двоичном числе в разряде соответствует единица. Универсальная формула, поясняющая работу ЦАП (сложения токов), имеет вид
IΣ = I 20а1 + I 21а2 + I 22а3 + I 23а4 +… = I а1 + 2I а2 + 4I а3 + 8I а4 +…,
где I – минимальный ток, соответствующий младшему разряду преобразуемого двоичного числа; IΣ – суммарный ток; а1–а4 – значения разрядов числа (ноль или единица).
Рассмотрим ЦАП, предназначенный для преобразования трехразрядного параллельного двоичного кода в многоуровневый аналоговый сигнал. Схема ЦАП изображена на рис. 11.19. Система электрических токов, отличающихся ровно в два раза от разряда к разряду, формируется с помощью матрицы высокоомных резисторов повышенной точности, включенных в коллекторные цепи транзисторов.
Рис. 11.19
Транзисторы работают в ключевом режиме: при поступлении на базу U1они открыты (насыщены), при подаче U0 – закрыты (находятся в отсечке). Поскольку сопротивление транзисторов даже в насыщенном состоянии отлично от нуля, это могло бы вызвать погрешность преобразования. Однако применение в матрице именно высокоомных резисторов низводит ошибку до пренебрежимо малого уровня.
Разрядные токи поступают в сумматор, выполненный на ОУ. На его выходе формируется напряжение, пропорциональное аналоговой величине,
138
получающейся при преобразовании двоичного кода в многоуровневый сигнал. Следует отметить, что схема, приведенная на рис. 11.19, является упрощенной, так как предназначена лишь для пояснения принципа действия ЦАП – например, не учтена инверсия суммы сигналов на выходе ОУ. В настоящее время в подавляющем большинстве случаев в электронных устройствах применяют ЦАП, выполненные в виде готовых интегральных микросхем.
При использовании двукратного преобразования многоуровневого сигнала (вначале – в двоичный код, а затем обратно в аналоговый «формат») следует учитывать неизбежность внесения погрешностей дискретизации. Погрешность, которую вносит АЦП, ЦАП принципиально устранить не может, так как точность цифроаналогового преобразования задана значением минимального электрического тока, соответствующего младшему разряду цифрового кода.
11.12. ГСИН на базе ЦАП
На базе ЦАП можно построить генератор ступенчато изменяющегося напряжения (ГСИН). Для этого необходимы высокостабильный генератор прямоугольных импульсов типа меандра (например, кварцевый генератор гармонических сигналов с двусторонним усилителем-ограничителем на выходе), двоичный счетчик со схемой остановки и сброса по заданному номеру импульса и ЦАП. Функциональная схема ГСИН на базе ЦАП приведена на рис. 11.20.
Рис. 11.20
Ступенчато изменяющееся напряжение (СИН) применяется в различных индикаторных устройствах. СИН – многоуровневый, аналоговый сигнал. Построение ГСИН на базе ЦАП является примером того, как при решении задач аналоговой электроники может быть использован арсенал цифровых схем. Наряду с ГСИН на базе ЦАП существует и чисто аналоговая схема генератора ступенчато изменяющегося напряжения, но она сложна по своему принципу действия и генерирует СИН с относительно длинными фронтами.
139
11.13. Параллельный АЦП
Существует два типа аналого-цифровых преобразователей. АЦП параллельного типа осуществляет сравнение аналогового многоуровневого сигнала одновременно с большим количеством порогов, которые поступают на компараторы. Схема параллельного АЦП приведена на рис. 11.21.
Рис. 11.21
Пороги задает высокоточный резистивный делитель. Сами компараторы, являющиеся двухвходовыми, устроены несколько иначе, чем рассмотренные в гл. 7: на их выходах формируются не разнополярные сигналы с
уровнями + Е и −Е, а однополярные со значениями U0 и U1. Этого можно добиться, подключив к выходам компараторов сумматоры (на рис. 11.21 сумматоры не показаны). Чем выше точность преобразования, тем больше требуется порогов и в результате тем более сложной и громоздкой становится схема. Например, если значение аналогового сигнала колеблется в пределах от 0…1 В и требуется преобразовать его в код с погрешностью не более 1 %,
140