Лабораторная работа №1
СТРУКТУРА И ОСНОВНЫЕ ПРИНЦИПЫ РАБОТЫ С ПРОГРАММОЙ ЭМУЛЯТОРА МИКРОПРОЦЕСCОРНОЙ СИСТЕМЫ НА БАЗЕ МП КР580ВМ80 (Intel i8080).
Цель работы: Изучить структуру и получить практические навыки работы с программой эмулятора микропроцессорной системы на базе мп КР580ВМ80 (Intel i8080).
1.1 Основные характеристики микропроцессора кр580вм80а
Простейшую 8-разрядную микропроцессорную систему (МПС) можно построить на основе микропроцессорного комплекта (МПК) серии КР580 (табл. 1.1), выполненного по n-МДП и ТТЛШ- технологиям.
МПК серии КР580 характеризуется архитектурным единством и обеспечивает автономность и функциональную законченность отдельных интегральных микросхем (ИМС), унификацию их интерфейса, программируемость, логическую и электрическую совместимость.
Характеристика МПК серии КР580:
– 8-разрядная организация;
– фиксированный набор команд;
– большой выбор периферийных интегральных схем большой степени интеграции (БИС) различного назначения;
– относительно высокое быстродействие;
– умеренное потребление мощности.
Кристалл МП помещен в 40-контактный корпус с двухрядным расположением выводов с шагом 2,5 мм между ними (рис. 1.1). Допустимый диапазон температур для КР580ВМ80А: от -10 до +79°C; необходимое питание – три источника: - 5 В (ток потребления менее 1 мА), + 5 В (ток потребления менее 70 мА), +12 В (ток потребления менее 50 мА). Для синхронизации МП требуется наличие двухфазного внешнего генератора с амплитудой тактовых импульсов 12 В и частотой следования до 2,5 МГц.
1.2 Организация микропроцессора кр580вм80а
Микросхема КР580ВМ80А – функционально законченный однокристальный параллельный 8-разрядный микропроцессор (МП) с фиксированной системой команд, применяемый в качестве центрального процессора в устройствах обработки данных и управления.
В составе МП КР580ВМ80А можно выделить четыре логически разделенные части: блок регистров, арифметико-логическое устройство, устройство управления и буфер данных (рис.1.2).
Таблица 1.1 – Микросхемы серии КР580
|
ИМС |
Назначение |
|
БИС общего назначения |
|
|
КР580ВМ80А |
Микропроцессор (МП) |
|
КР580ГФ24 |
Тактовый генератор |
|
КР580ВК28 |
Системный контроллер |
|
КР580ВК38 |
Системный контроллер |
|
КР580ИР82 |
Стробируемый неинвертирующий регистр |
|
КР580ИР83 |
Стробируемый инвертирующий регистр |
|
КР580ВА86 |
Неинвертирующий шинный формирователь |
|
КР580ВА87 |
Инвертирующий шинный формирователь |
|
КР580ВГ18 |
Контроллер магистрали И41 |
|
Универсальные интерфейсные БИС |
|
|
КР580ВВ51А |
Универсальный синхронно-асинхронный приемопередатчик (УСАП) |
|
КР580ВВ55А |
Программируемый параллельный интерфейс |
|
КР580ВИ53 |
Программируемый таймер временных интервалов |
|
КР580ВН57 |
Программируемый контроллер прямого доступа к памяти (ПДП) |
|
КР580ВН59 |
Программируемый контроллер приоритетных прерываний |
|
БИС контроллеров устройств |
|
|
КР580ВГ75 |
Контроллер дисплея на основе электронно-лучевой трубки |
|
КР580ВВ79 |
Контроллер клавиатуры и матричного дисплея |
|
КР580ВК91/91А |
Интерфейс системы МПИ (магистральный параллельный интерфейс) – КОП канал общего пользования) |
|
КР580ВГ92 |
Контроллер канала общего пользования |
|
КР580ВА93 |
Приемопередатчик КОП |
|
КР580ВТ42 |
Контроллер динамического ОЗУ |
|
КР580ВР43 |
Расширитель ввода-вывода |
Данная логическая организация процессора – архитектура – была определена в 1946 г. американским ученым Дж. Фон Нейманом.
Обмен информацией между этими частями осуществляется с помощью 8-разрядной внутренней шины. По шине передаются команды, адреса, данные, а также информация SW (Status Word) о состоянии процессора в текущем машинном цикле.
В состав интерфейса МП входят три магистрали (канала или шины): трехстабильная 16-разрядная шина адреса A15–A0 (Address Bus, AB), трехстабильная двунаправленная 8-разрядная шина состояния/данных D7–D0 (Data Bus,DB), две линии двухфазной синхронизации Ф1, Ф2 и десять линий управления (Control Bus, CB) – четыре входных и шесть выходных.
Рисунок 1.1 – Условное графическое обозначение (а) и набор регистров (б) микропроцессора КР580ВМ80А
Рисунок 1.2 – Структурная схема микропроцессора КР580ВМ80А
Функциональное назначение входных линий управления:
RESET – Начальная установка.
READY – Сигнал готовности периферийных модулей к обмену.
INT – Запрос векторного прерывания.
HOLD – Запрос доступа к магистрали.
Функциональное назначение выходных линий управления:
SYNC – Сигнал синхронизации по машинным циклам.
WAIT – Сигнал ожидания готовности.
DBIN – Строб ввода данных.
WR – Строб
вывода данных.
INTE – Разрешение прерывания.
HLDA – Подтверждение доступа к магистрали
Все действия МП синхронизированы вложенными друг в друга циклами трех уровней: командными, машинными и микротактами.
Командный цикл состоит из нескольких (от 1 до 5) машинных циклов. Каждый машинный цикл представляет собой цикл обращения к системной магистрали: выборку очередного байта команды или данных из памяти, запись в память, ввод или вывод данных. Исключение составляет команда DAD (сложить HL с парой регистров). Она содержит три машинных цикла, однако только в первом цикле происходит обращение к памяти, а два других служат для выполнения команды без обращения к магистралям. Фазу выборки команды всегда реализует первый цикл.
Машинные циклы выполняются по микротактам, определяемым как интервал времени между соседними фронтами импульсов. При частоте импульсов 2 МГц длительность микротакта составляет 500 нс. Один машинный цикл включает 3 – 5 микротактов, при этом первый машинный цикл длится 4 – 5 микротактов, а последующие – 3 микротакта. В течение одного микротакта исполняется один микроприказ. Сигнал SYNC выдается в первом микротакте каждого машинного цикла.
Блок регистров МП
Блок программно доступных регистров МП КР580ВМ80А отличается большой функциональной неоднородностью (рис. 1.3), практически каждый регистр МП выполняет присущую только ему функцию. Такая реализация была выбрана с целью более короткого кодирования системы команд микропроцессора, однако привела к усложнению программирования МП.
Регистры обшего назначения (РОН)
8-разрядные регистры F и A, вместе с 16-разрядными регистрами HL, SP и PC образуют стандартный регистровый набор микропроцессора с аккумулятором. Этот набор расширен четырьмя 8-разрядными регистрами общего назначения (РОН): B, C, D, E, которые в некоторых командах объединяются в 16-разрядные парные регистры BC и DE. Регистры C и E являются младшими регистрами пары, B и D – старшими. Обращение к парам регистров происходит по первому, старшему регистру пары (B, D, H).
Рисунок 1.3 – Набор регистров микропроцессора КР580ВМ80А
В командах ссылки на регистр выполняются как явно, когда регистр кодируется трехразрядным полем, так и неявно (с помощью кода операции), когда код операции подразумевает и способ использования регистров по умолчанию.
Регистр флагов
Порядок выполнения команд программы зависит от особенностей (признаков) текущих результатов. Для индикации складывающейся ситуации МП формирует двоичные признаки (флаги), отражающие признаки результатов выполнения команд во флажковом регистре F (Flags). Содержимое аккумулятора и регистра флагов называют словом состояния программы PSW (Program Status Word).
Регистр признаков имеет следующий формат (рис. 1.4):
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
M |
Z |
0 |
АC |
0 |
P |
1 |
C |
Рисунок 1.4 – Формат регистра флагов F
В МП КР580ВМ80А имеется 5 флагов:
AC (Auxiliary Carry) – признак половинного переноса;
C или CY (Carry) – признак переноса;
M (Minus) или S (Sign)– признак отрицательного результата;
Z (Zero) – признак нуля;
P (Parity) – признак паритета/четности.
Установка флагов (т. е. флаг получает значение "1") производится при выполнении следующих условий:
флаг знака M устанавливается, если знаковый бит результата операции (седьмой разряд аккумулятора) равен "1", иначе сбрасывается;
флаг нуля Z устанавливается, если результат операции в аккумуляторе равен нулю, иначе сбрасывается;
флаг дополнительного переноса AC устанавливается при наличии переноса из третьего разряда аккумулятора в четвертый, иначе сбрасывается;
флаг четности P устанавливается, если результат операции в аккумуляторе содержит четное число единиц, иначе сбрасывается;
флаг переноса C устанавливается при наличии переноса из старшего разряда (или переполнения байта) при сложении или заема при вычитании из старшего разряда аккумулятора, иначе сбрасывается.
Важнейшими флагами являются:
флаг С, позволяющий реализовать на 8-разрядном МП обработку данных длиной в произвольное число байт;
флаг Z, используемый для организации циклов и ветвлений;
флаг M, используемый для организации ветвлений по знаку результата.
Для организации ветвлений в составе команд микропроцессора предусмотрен обширный набор команд условной передачи управления, осуществляющих выбор одного из двух направлений перехода в зависимости от состояния проверяемого флага.
Аккумулятор
Восьмиразрядный аккумулятор А используется в подавляющем большинстве команд логической и арифметической отработки. Обычно он адресуется неявно и служит как источником операнда, так и приемником результата. Благодаря этому в командах МП явно указывается только один операнд.
Регистр HL
16-разрядный регистр HL, как правило, служит адресным регистром. При косвенной регистровой адресации он хранит 16-разрядный адрес основной памяти. В этом случае к нему ссылаются с помощью мнемоники М (Memory), например:
MOV A, M; содержимое ячейки, адрес которой находиться в паре HL (H - High Byte и L - Low Byte) заносится в аккумулятор.
В некоторых командах старший и младший байты 16-разрядного регистра HL могут адресоваться независимо и использоваться как отдельные 8-разрядные регистры данных H и L соответственно.
Регистр SP
Регистр SP (Stack Pointer) выполняют функцию указателя стека. Стек – специальным образом выделенная область памяти для временного хранения данных – в стеке хранятся слова (двухбайтные данные).
Стек оперирует связанными списками данных, а также данными с многоуровневыми вложениями и имеет определенную дисциплину доступа – LIFO (Last-in-first-out – последним вошел – первым вышел), характеризуется глубиной, т.е. количеством информации, сохраняемой в стеке.
Содержимое SP указывает на верхний элемент списка – адрес ячейки памяти, из которой информация будет извлекаться в МП при выполнении процедуры чтения стека.
Стек называют предекрементным / постинкрементным, если при занесении в стек слова содержимое SP декрементируется, а при извлечении слова – инкрементируется. В МП КР580ВМ80А реализован кольцевой стек – после адреса вершины 0000h устанавливается адрес FFFFh.
Регистр PC
Регистр PC (Programm Counter) выполняет функцию счетчика команд. PC содержит адрес ячейки памяти, из которой выбирается следующая команда. При естественном ходе выборки команд, последовательно размещенных в памяти, содержимое счетчика увеличивается от команды к команде на число, равное количеству ячеек, занимаемых в памяти выполненной командой.
Арифметико-логическое устройство
Арифметико-логическое устройство АЛУ – восьмиразрядная комбинационная схема, выполняющая логические и арифметические операции с 8-разрядными числами в двоичной и десятичной системе счисления, а также операции с двойной точностью (с 16-разрядными числами).
АЛУ выполняет следующие операции:
арифметические операции – сложение, вычитание;
логические операции – логическое умножение, логическое сложение;
операции сдвигов – сдвиг содержимого аккумулятора влево или вправо на один разряд;
операцию двоично-десятичной коррекции.
Схема АЛУ всегда подключена к аккумулятору A и к регистру флагов F. В состав АЛУ входит регистр временного хранения, который используется в тех случаях, когда регистр операнда команды также является регистром результата операции. Также в составе АЛУ находится комбинационная схема десятичного корректора DA, используемого для выполнения операции двоично-десятичной коррекции.
Устройство управления
Устройство управления УУ имеет блок синхронизации, блок управления периферийными устройствами, блок прерываний, блок захвата, блок начальной установки. УУ реализует первый машинный цикл – фазу выборки команды.
Блок управления анализирует состояние модулей по значению READY. Если до начала 3-го такта этот сигнал пассивен, то МП в МЦ вставляет такты ожидания, во время которых только опрашивается вход готовности. Состояние ожидания отражается активным значением выходного сигнала WAIT.
Во время 3-го такта каждого МЦ вырабатывается или сигнал DBIN (1,2,4,6 машинные циклы), или сигнал WR - запись (3,5,7 машинные циклы).
Порты ввода-вывода
Подсистема ввода-вывода представлена в виде пространства IOSEG, организованного в виде 256 8-разрядных портов с линейно упорядоченными адресами от 00h до FFh, и ряда команд, имеющих к нему доступ. Порты ввода-вывода используются для сопряжения с различными системными (внутренними и внешними, или периферийными) устройствами. Каждое системное устройство обменивается информацией (данными, адресами, управляющими сигналами) с МП путем посылки байта информации через соответствующий порт в А-регистр или приема байта из А-регистра.
Система команд микропроцессора КР580ВМ80А
Набор команд МП КР580 содержит 78 базовых команд, различающихся мнемоническим обозначением кода операции, а в целом включает 244 различные их модификации (рис. 1.6).
Все команды можно разделить на 6 функционально специализированных групп:
команды передачи данных;
команды арифметических операций;
команды логической обработки данных;
команды переходов и вызова подпрограмм;
команды управления процессором.
В МП применяется формат команд, приведенный на рис. 1.5. Команды имеют длину от 1 до 3 байт. Код операции всегда размещен в первом байте команды. Второй и, если необходимо, третий байты команды отводятся под непосредственные данные, адрес порта или ячейки памяти.
В командах допускается явное задание только одного адреса памяти. По этой причине систему команд МП относят к классу одноадресных.
Рисунок 1.5 – Формат команд
|
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
A |
B |
C |
D |
E |
F |
|
|||||||
|
0 |
NOP |
LXI |
STAX |
INX |
INR |
DCR |
MVI |
RLC |
_ |
DAD |
LDAX |
DCX |
INR |
DCR |
MVI |
RRC |
0 |
|||||||
|
B, & |
B |
B |
B |
B |
B, # |
B |
B |
B |
C |
C |
C, # |
|||||||||||||
|
1 |
_ |
LXI |
STAX |
INX |
INR |
DCR |
MVI |
RAL |
_ |
DAD |
LDAX |
DCX |
INR |
DCR |
MVI |
RAR |
1 |
|||||||
|
D, & |
D |
D |
D |
D |
D, # |
D |
D |
D |
E |
E |
E, # |
|||||||||||||
|
2 |
_ |
LXI |
SHLD |
INX |
INR |
DCR |
MVI |
DAA |
_ |
DAD |
LHLD |
DCX |
INR |
DCR |
MVI |
CMA |
2 |
|||||||
|
H, & |
* |
H |
H |
H |
H, # |
H |
* |
H |
L |
L |
L, # |
|||||||||||||
|
3 |
_ |
LXI |
STA |
INX |
INR |
DCR |
MVI |
STC |
_ |
DAD |
LDA |
DCX |
INR |
DCR |
MVI |
CMC |
3 |
|||||||
|
SP, & |
* |
SP |
M |
M |
M, # |
SP |
* |
SP |
A |
A |
A, # |
|||||||||||||
|
4 |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
4 |
|||||||
|
B, B |
B, C |
B, D |
B, E |
B, H |
B, L |
B, M |
B, A |
C, B |
C, C |
C, D |
C, E |
C, H |
C, L |
C, M |
C, A |
|||||||||
|
5 |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
5 |
|||||||
|
D, B |
D, C |
D, D |
D, E |
D, H |
D, L |
D, M |
D, A |
E, B |
E, C |
E, D |
E, E |
E, H |
E, L |
E, M |
E, A |
|||||||||
|
6 |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
6 |
|||||||
|
H, B |
H, C |
H, D |
H, E |
H, H |
H, L |
H, M |
H, A |
L, B |
L, C |
L, D |
L, E |
L, H |
L, L |
L, M |
L, A |
|||||||||
|
7 |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
HLT |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
MOV |
7 |
|||||||
|
M, B |
M, C |
M, D |
M, E |
M, H |
M, L |
M, A |
A, B |
A, C |
A, D |
A, E |
A, H |
A, L |
A, M |
A, A |
||||||||||
|
8 |
ADD |
ADD |
ADD |
ADD |
ADD |
ADD |
ADD |
ADD |
ADC |
ADC |
ADC |
ADC |
ADC |
ADC |
ADC |
ADC |
8 |
|||||||
|
B |
C |
D |
E |
H |
L |
M |
A |
B |
C |
D |
E |
H |
L |
M |
A |
|||||||||
|
9 |
SUB |
SUB |
SUB |
SUB |
SUB |
SUB |
SUB |
SUB |
SBB |
SBB |
SBB |
SBB |
SBB |
SBB |
SBB |
SBB |
9 |
|||||||
|
B |
C |
D |
E |
H |
L |
M |
A |
B |
C |
D |
E |
H |
L |
M |
A |
|||||||||
|
A |
ANA |
ANA |
ANA |
ANA |
ANA |
ANA |
ANA |
ANA |
XRA |
XRA |
XRA |
XRA |
XRA |
XRA |
XRA |
XRA |
A |
|||||||
|
B |
C |
D |
E |
H |
L |
M |
A |
B |
C |
D |
E |
H |
L |
M |
A |
|||||||||
|
B |
ORA |
ORA |
ORA |
ORA |
ORA |
ORA |
ORA |
ORA |
CMP |
CMP |
CMP |
CMP |
CMP |
CMP |
CMP |
CMP |
B |
|||||||
|
B |
C |
D |
E |
H |
L |
M |
A |
B |
C |
D |
E |
H |
L |
M |
A |
|||||||||
|
C |
RNZ |
POP |
JNZ |
JMP |
CNZ |
PUSH |
ADI |
RST |
RZ |
RET |
JZ |
_ |
CZ |
CALL |
ACI |
RST |
C |
|||||||
|
B |
* |
* |
* |
B |
* |
0 |
* |
* |
* |
# |
1 |
|||||||||||||
|
D |
RNC |
POP |
JNC |
OUT |
CNC |
PUSH |
SUI |
RST |
RC |
_ |
JC |
IN |
CC |
_ |
SBI |
RST |
D |
|||||||
|
D |
* |
* |
D |
# |
2 |
* |
N |
* |
# |
3 |
||||||||||||||
|
E |
RPO |
POP |
JPO |
XTHL |
CPO |
PUSH |
ANI |
RST |
RPE |
PCHL |
JPE |
XCHG |
CPE |
_ |
XRI |
RST |
E |
|||||||
|
H |
* |
* |
H |
# |
4 |
* |
* |
# |
5 |
|||||||||||||||
|
F |
RP |
POP |
JP |
DI |
CP |
PUSH |
ORI |
RST |
RM |
SPHL |
JM |
EI |
CM |
_ |
CPI |
RST |
F |
|||||||
|
PSW |
* |
* |
PSW |
# |
6 |
* |
* |
# |
7 |
|||||||||||||||
|
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
A |
B |
C |
D |
E |
F |
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
& - двухбайтовый операнд D16 |
|
|
|
# - однобайтовый операнд D8 |
|
|
|
|||||||||||||||
|
|
|
* - двухбайтовый операнд ADR16 |
|
|
|
N - номер порта ввода/вывода |
|
|
|
|||||||||||||||
Рисунок 1.6 – Система команд МП КР580ВМ80
Каждая команда описывается по следующей схеме: мнемокод и имя команды; формат и объектный код операции команды; описание операций, реализуемых командой на языке микроопераций; пояснения символической записи и детализация условий выполнения команды (если это необходимо).
Для детального изучения команд используются мнемонические обозначения (табл. 1.2.).
Таблица 1.2. – Условные мнемонические обозначения
|
Мнемоническое обозначение |
Пояснение |
|
А |
регистр-аккумулятор |
|
addr |
16-разрядный адрес внешней памяти |
|
data 8 |
8-разрядный операнд данных |
|
data 16 |
16-разрядный операнд данных |
|
B2, byte 2 |
содержимое второго байта в многобайтных командах |
|
B3, byte 3 |
содержимое третьего байта в многобайтных командах |
|
port |
8-разрядный адрес интерфейса ввода-вывода (I/O); |
|
M |
ячейка памяти, адресуемая содержимым H-пары регистров |
|
R1, R2, R |
один из регистров с именами А, В, С, D, E, Н или L, принадлежащих блоку РОН |
|
RH, RL |
старший и младший полубайты регистра R |
|
DDD, SSS |
3-разрядные поля в формате команды, адресующие один из регистров блока РОН, или в качестве места назначения (D — destination) передачи, или в качестве источника (S — source) операнда |
|
RR (register pair) |
пара 8-разрядных регистров ВС, DE, HL, SP, которые адресуются как один регистр при операциях с 16-разрядными словами |
|
RP |
2-разрядное поле в формате команды, адресующее пару регистров или 16-разрядный регистр |
|
RL (low) |
младший регистр в паре |
|
RH (high) |
старший регистр в паре |
|
PC (programm counter) |
16-разрядный счетчик команд (программный счетчик) |
|
PCH, PCL |
старший и младший регистры программного счетчика PC |
|
SP (stack pointer) |
16-разрядный регистр-указатель стека |
|
Rm |
номер разряда в регистре R (7 ≥ m ≥ 0) |
|
п |
восьмеричный вектор в команде RESTART |
|
NNN |
двоичное представление вектора в команде RESTART |
|
(IS TRANSFERED TO) ← |
оператор пересылки |
Продолжение табл. 1.2. – Условные мнемонические обозначения
|
Мнемоническое обозначение |
Пояснение |
|
(EXCHANGE) ↔ |
оператор обмена |
|
Λ (AND) |
оператор И |
|
V (OR) |
оператор ИЛИ |
|
(exclusive OR) |
оператор исключающее ИЛИ |
|
ONE'S COMPLEMENT |
оператор инверсии, дополнение до единицы (например, Ā) |
|
+ (ADD) |
оператор арифметического сложения |
|
- (TWO'S COMPLEMENT SUBTRACTION) |
оператор арифметического вычитания с использованием дополнительного кода |
|
( ) |
содержимое регистра или ячейки памяти |
|
( )( ) (CONCATANATION) |
оператор конкатенации (соединения); при выполнении конкатенации содержимое двух 8-разрядных регистров рассматривается как одно 16-разрядное слово |
Способы адресации
В МП КР580 используется пять различных способов адресации: прямая, неявная, косвенная, непосредственная и стековая.
Прямая адресация - второй и третий байты команды содержат прямой адрес операнда в памяти.
Неявная адресация – адрес регистра источника и (или) приемника операнда определяется кодом команды.
Косвенная адресация – адрес операнда находится в регистровой паре, адресуемой кодом команды.
Непосредственная адресация – операнд размещается во втором байте – для двухбайтной команды или во втором и третьем байтах – для трехбайтной команды.
Стековая адресация – адрес определяется указателем стека SP. Она отличается от регистровой косвенной адресации тем, что при обращении к памяти происходит запись или чтение двух байтов, а содержимое указателя стека автоматически соответственно уменьшается или увеличивается на 2.
Модель памяти
Модель памяти представляет собой упорядоченную и пронумерованную последовательность 8-разрядных структурных элементов – ячеек памяти, или внешних регистров. 8-разрядное двоичное слово, хранимое в ячейке памяти (регистре), называется байтом, а отдельный двоичный разряд слова – битом. Номер ячейки памяти является ее адресом. 16-разрядная шина адреса МП позволяет обращаться к адресному пространству (максимальной совокупности адресуемых ячеек памяти) размером 216=65536=64 К байт (К=1024 – общепринятая константа).
Для нумерации адресов памяти используется шестнадцатеричная система счисления с цифрами 0, 1, …, 9, A, B, C, D, E, F (табл. 1.2). Каждый байт может быть представлен двумя полубайтами (старшей и младшей тетрадами бит – по четыре бита), значение которых однозначно кодируются указанными шестнадцатеричными цифрами. При этом адрес любой ячейки памяти представляется 4-разрядным {0000, 0001, …, FFFF}, а ее содержимое – 2-разрядным шестнадцатеричными числами {00, 01, …, FF}.
Таблица 1.3. - Системы счисления
|
Система счисления |
|||||
|
Десятичная |
Двоичная |
Шестнадцатеричная |
Десятичная |
Двоичная |
Шестнадцатеричная |
|
0 |
0000 |
0 |
8 |
1000 |
8 |
|
1 |
0001 |
1 |
9 |
1001 |
9 |
|
2 |
0010 |
2 |
10 |
1010 |
A |
|
3 |
0011 |
3 |
11 |
1011 |
B |
|
4 |
0100 |
4 |
12 |
1100 |
C |
|
5 |
0101 |
5 |
13 |
1101 |
D |
|
6 |
0110 |
6 |
14 |
1110 |
E |
|
7 |
0111 |
7 |
15 |
1111 |
F |
В модели памяти время доступа к содержимому ячейки памяти не зависит от значения ее адреса и над каждой ячейкой памяти может быть выполнена пара операций: запись байта в ячейку и чтение ее содержимого. Такой вид памяти называется "с произвольной выборкой". Эта память используется для хранения программ, исходных, промежуточных и результирующих данных.
В реальных МП системах фактическое количество ячеек памяти (емкость или рабочее пространство памяти) может быть меньше адресногопространства и, кроме того может быть разделено на части по конструктивным или функциональным признакам. Например, рабочее пространство памяти может быть разделено на следующие части:
постоянное запоминающее устройство (ПЗУ) – для данных, предназначенных только для чтения;
перепрограммируемое постоянное запоминающее устройство (ППЗУ) – для данных, используемых длительное время с возможностью их изменений;
оперативное запоминающее устройство (ОЗУ) - часто изменяющиеся данные (временное хранение).
Для учета ограничений при программировании в МП системах используются карты памяти – графическое распределение рабочего пространства памяти с указанием границ адресов.