
- •2010 Г.
- •Лекция 1: Глобальная сеть Internet
- •Система адресации
- •Лекция 2: Экспертные системы
- •8.3.1 Структура экспертных систем
- •8.3.2 Классификация экспертных систем
- •Классификация по решаемой задаче
- •Планирование – нахождение планов действий, относящихся к объектам, способным выполнять некоторые функции. Например: 1) планирование поведения робота – strips. 2) планирование эксперимента - molgen.
- •Леция 3: Классификация по связи с реальным временем
- •Классификация по типу эвм
- •Основные понятия
- •Иерархическая структура организации каталога.
- •Модульная структура ms dos.
- •Функции и назначение bios.
- •Лекция 5. Функции и назначения модуля расширения bios.
- •Функции и назначение базового модуля дисковой операционной системы.
- •Функции и назначение командного процессора.
- •Назначение загрузчика.
- •Система прерываний.
- •Задача: Изучить Системы управления базами данных лекция 6. Системы управления базами данных (субд).
- •Логические функции одной переменной
- •Логические функции двух переменных
- •Лекция 8. Элемент памяти - rs-триггер
- •Лекция 9.
- •3. Основные блоки пк и их назначение
- •3.1 Понятие архитектуры и структуры
- •3.2 Структура персонального компьютера
- •3.3 Элементы конструкции пк
- •Вопросы для самопроверки
Лекция 8. Элемент памяти - rs-триггер
Триггер - это логическое устройство, способное хранить 1 бит информации. К триггерам относятся устройства, имеющие два устойчивых состояния. Простейший триггер - RS-триггер, образован из двух элементов И-НЕ (или ИЛИ-НЕ).
R ┌─────┐
───────────┤ & │ Q
o────┬─────
┌─────┤ │ │
│ └─────┘ │
│ ┌─────────────┘
└──┼────────────┐
│ ┌─────┐ │ _
└─┤ & │ │ P=Q
S │ o────┴─────
───────────┤ │
└─────┘
Действие RS-триггера поясняется в приведенной ниже таблице ис-
тинности. S-вход установки (Set), R-вход сброса (Reset).
┌─────────────┬─────────────┬───────────┬──────────┐
│ │ │ │ _ │
│ Вход R │ Вход S │ Выход Q │ Выход Q │
├─────────────┼─────────────┼───────────┼──────────┤
│ 0 │ 0 │ Не опред. │ Не опред.│
├─────────────┼─────────────┼───────────┼──────────┤
│ 0 │ 1 │ 1 │ 0 │
├─────────────┼─────────────┼───────────┼──────────┤
│ 1 │ 0 │ 0 │ 1 │
├─────────────┼─────────────┼───────────┼──────────┤
│ 1 │ 1 │Без измен. │Без измен.│
└─────────────┴─────────────┴───────────┴──────────┘
В обычном (исходном) состоянии на входы триггера поданы 1. Для
записи информации на вход R подан 0. Для сброса информации и под-
готовки к приёму новой информации на вход S подается 0 и триггер
вернётся в исходное состояние.
С помощью логических элементов ИЛИ-НЕ или И-НЕ можно собрать любую логическую
схему. На таких элементах собран микропроцессор компьютера и другие логические устройства.
В языках программирования QBasic и Turbo Pascal логические функ-
ции И, ИЛИ, НЕ реализуются в виде логических операций OR (ИЛИ),
AND (И), NOT (НЕ).
Множество всех логических функций, на котором определены три логические операции И, ИЛИ, НЕ называется булевой алгеброй. Упрощение формул в булевой алгебре производится на основе эквивалентных преобразований, опирающихся на следующие основные законы (эквивалентные соотношения):
1. Ассоциативность дизъюнкции и конъюнкции:
X1(X2X3)=(X1X2)X3=X1X2X3;
X1V(X2VX3)=(X1VX2)VX3=X1VX2VX3.
2. Коммутативность дизъюнкции и конъюнкции:
X1X2=X2X1; X1VX2=X2VX1.
3. Дистрибутивность конъюнкции относительно дизъюнкции:
X1(X2VX3)=X1X2VX1X3.
4. Дистрибутивность дизъюнкции относительно конъюнкции:
X1V(X2X3)=(X1VX2)(X1VX3).
5. Идемпотентность (отсутствие степеней и коэффициентов):
XX=X; XVX=X. =
6. Закон двойного отрицания: X=X.
7. Свойства констант 0 и 1:
X&1=X; X&0=0; _ _
XV1=1; XV0=X; 0=1; 1=0.
8. Правила де Моргана:
____ __ __ _____ __ __
X1X2 = X1VX2; X1VX2 = X1 X2.
_
9. Закон противоречия: XX=0. _
10. Закон исключённого третьего: XVX=1.
Кроме того, применяются ещё три соотношения:
11. Поглощение: XVXY=X.
_ _
12. Склеивание: XYVXY=X; XVXY=XVY.
Задания: 1. Построить таблицы истинности для логических формул, по которым определяются перенос и сумма полного одноразрядного сумматора.
2. Построить схему полного сумматора одноразрядных двоичных чисел с учетом переноса из младшего разряда.
3. проследить по логической схеме триггера, что происходит после поступления сигнала 1 на вход R (сброс).
ЗАДАЧА: Изучить компьютер и программное обеспечение.