- •Структура алу.
- •Организация внутрисекционного переноса в алу
- •Примеры использования алу
- •Классификация имс
- •Обобщённая структура микропроцессора
- •Классификация мп
- •Регистровая алу – базовая структура мп
- •Однокристальное ралу
- •Взаимодействие элементов в ралу
- •Наращивание разрядности обрабатываемых слов
- •Уу на жёсткой логике
- •Построение быстродействующих контроллеров на основе бму
- •- - Дополнительные аппаратные затраты Структурные методы повышения быстродействия микропроцессора
- •Память с " расслоением"
- •Технические средства организации прерываний
- •Блок приоритетных прерываний (бпп)
- •Синхронный обмен
- •14 Структура микропрограммы реализации асинхронного обмена
- •Структура микроЭвм с узлом обмена информацией
- •Структурная схема асинхронного обмена со стороны ву
Однокристальное ралу
6
Это РАЛУ характерно тем, что разрядность обрабатываемых слов может наращиваться только программным образом. Для того чтобы обеспечить наращивание разрядности необходима аппаратная поддержка.

КВУ

AC V3








Блок
РОН АЛУ D T1
P4 АДР
1
y1 A B S M P0 C



W/R L1







S C P0


y5
C M


Рг1










Рг2 L2




y4 V0 P



MS A C




V1 V2 L3

y3 L4




От
ВУ IS


Эта
схема включает схему параллельного
переноса
Цепи по сдвигу включают в себя элементы: y2, Т2, y3 и y4. Сигнал L2 обеспечивает выбор сдвигаемого разряда. Сигнал L3 обеспечивает фиксацию сдвигаемого разряда. Сигнал L4 выбирает источник сдвига.
Цепи по переносу включают: Т1, y1 и y5. Сигнал Р обеспечивает фиксацию значения разряда переноса.
Для использования этой структуры в вычислительной системе необходимо определить набор микроопераций и микрокоманд, выполняемых данным РАЛУ.
|
№ |
Операция |
Обозначение |
S3 |
S2 |
S1 |
S0 |
M |
P0 |
Р |
А |
АДР |
W/R |
V0 |
V1 |
V2 |
V3 |
L1 |
L2 |
L3 |
L4 |
IS |
|
1 |
Сдвиг влево содержимого Рг2 на один разряд с запоминанием результата сдвига и использование ранее заполненного разряда |
(Рг2)33(Рг2) |
* |
* |
* |
* |
* |
* |
0 |
* |
* |
0 |
0
|
0 |
1 |
0 |
* |
1 |
1 |
1 |
* |
|
2 |
Сложение двух операндов А и В, младшие части которых находятся в РОН с адресом А1 и РОН с адресом А2, а старшая часть в РОН с адресом А3 и РОН с адресом А4 соответсвтенно. Результат поместить в РОН А1 и РОН А2 |
(РОН-А1)Рг1 (РОН-А2)Рг2 (Рг1)3плюс 3(Рг2)РОН-А1 (РОН-А3)Рг1 (РОН-А4)(Рг2) (Рг1)3плюс 3(Рг2)РОН-А2 |
*
*
1
*
*
1 |
*
*
0
*
*
0 |
*
*
0
*
*
0 |
*
*
1
*
*
1 |
*
*
1
*
*
1 |
*
*
Р0
*
*
* |
0
0
1
0
0
1 |
0
*
*
0
*
*
|
А1
А2
А1
А3
А4
А2 |
0
0
1
0
0
1 |
1
0
0
1
0
0 |
0
1
0
0
1
0 |
0
1
0
0
1
0
|
0
0
0
0
0
0 |
0
0
0
0
0
1 |
0
0
0
0
0
0 |
0
0
0
0
0
0 |
0
0
0
0
0
0 |
*
*
*
*
*
* |
Изменив структуру вычислительной системы, приходится менять структуру микрокоманд.
Протокол обмена - это совокупность, последовательность которой необходимо вырабатывать для функционирования.
Примеры использования РАЛУ разрядно-модульного типа. Использование законченной структуры
7
Для того чтобы использовать эту структуру необходимо изучить:
Структуру РАЛУ (с точки зрения программиста, если РАЛУ однокристального типа).
Таблицы микрокоманд, микропрограмм и микроопераций, выполняемых РАЛУ.
Правила и типовые схемы наращивания разрядности обрабатываемых слов.
Временные и динамические характеристики РАЛУ.
Электрические характеристики. Конструктивное исполнение.
Условия эксплуатации.
Анализ структуры РАЛУ. Взаимодействие узлов.

Эта схема имеет большое количество входов и большое количество выходов.
RA – регистр адреса
АС – регистр-аккумулятор (RD)
DC – дешифратор микрокоманды
За один такт выполняется одна микрооперация (вертикальное микропрограммирование). Структура микрокоманды (МК) следующая:

![]()
Fгр – задаёт тип операции, выполняемой АЛУ
Rгр – источник операнда, приёмник результата
C1, С0 – вход и выход арифметического переноса
СП1, СП0 – вход и выход сдвигов
ВА, ВD – сигналы, которые переводят выходной буфер в третье состояние.
