МПСиС / lab_m1_vt_vt_ampsis_230100.62_niy06
.pdfЛитература
1.Угрюмов А.Л. Цифровая схемотехника. – СПб.: БВХ-
Петербург, 2002. – 528 с.
2.IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language. – IEEE Std. 1364-1995.
3.IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language. – IEEE Std. 1364-2001.
4.IEEE Standard for Verilog Register Transfer Level Synthesis. – IEEE Std. 1364.1-2002.
5.Стемпковский А.Л., Семенов М.Ю. Основы логического син-
теза средствами САПР Synopsys с использованием Verilog HDL: Уч.
пос. – М.: МИЭТ, 2005. – 140 с.
59
Содержание |
|
Введение................................................................................................... |
3 |
Часть 1. Типы и структуры ПЛИС, маршрут проектирования. |
|
Основы создания синтезируемых описаний на Verilog HDL........ |
5 |
1.1. Основные типы и структуры ПЛИС............................................. |
5 |
1.2. Маршрут проектирования систем на основе ПЛИС..................... |
9 |
1.3.Основы разработки синтезируемых описаний на языке Verilog 12
1.4.Примеры синтезируемых Verilog-описаний…………………….....23
Часть 2. Лабораторный практикум..................................................... |
|
28 |
|
Лабораторная работа № 1. |
Разработка |
арифметико-логического |
|
устройства..................................................................................... |
|
|
28 |
Лабораторная работа № 2. |
Разработка |
регистрового |
арифметико- |
логического устройства................................................................ |
|
|
39 |
Лабораторная работа № 3. Разработка устройства с микропрограм- |
|||
мным управлением....................................................................... |
|
|
44 |
Лабораторная работа № 4. Отладка проекта устройства с микропро- |
|||
граммным управлением на учебном стенде................................. |
49 |
||
Литература............................................................................................. |
|
|
59 |
Лабораторный практикум
Переверзев Алексей Леонидович
Моделирование микропроцессорных систем на базе программируемых логических интегральных схем с использованием Verilog HDL и САПР Altera Quartus
Редактор Е.Г. Кузнецова. Технический редактор Л.Г. Лосякова. Корректор Л.Г. Лосякова. Верстка автора.
Подписано в печать с оригинал-макета 26.05.2010. Формат 60х84 1/16. Печать офсетная. Бумага офсетная. Гарнитура Times New Roman. Усл. печ. л. 3,48. Уч.-изд. л. 3,0. Тираж 200 экз. Заказ 56.
Отпечатано в типографии ИПК МИЭТ.
124498, Москва, Зеленоград, проезд 4806, д. 5, МИЭТ.
60