МПСиС / lab_m1_vt_vt_ampsis_230100.62_niy06

Лабораторная работа № 2 Разработка регистрового арифметико-логического

устройства

Лабораторное задание

Необходимо разработать Verilog-описание и промоделировать работу 4-разрядного регистрового АЛУ (РАЛУ).

Процесс выполнения задания можно разделить на следующие этапы:

1)создание нового проекта в САПР Quartus;

2)разработка Verilog-описания РАЛУ с использованием созданной ранее схемы АЛУ с последовательной организацией арифметического переноса;

3)проверка работы РАЛУ в симуляторе;

4)создание примитива (символа) РАЛУ;

5)выполнение индивидуального задания.

Структура РАЛУ

Структура РАЛУ приведена на рис.1. Блок регистров общего назначения (БРОН) состоит из восьми 4-разрядных регистров. В табл.1 приведены параметры сигналов управления регистрами. При A = 0 на вход Рг1 подается шина от БРОН, при A = 1 – шина от внешних устройств.

Рис.1. Схема РАЛУ

39

Пример проектирования

Рассмотрим процесс создания Verilog-описания РАЛУ. Из схемы РАЛУ видно, что ее Verilog-описание должно состоять из подключения ранее разработанного модуля АЛУ, описания БРОН, двух регистров и мультиплексора. Для реализации регистров используйте конструкцию always. Описание мультиплексора можно совместить с описанием первого регистра при помощи условной конструкции (? :). Для реализации БРОН используйте массив регистров и конструкцию always.

На рис.2 представлена заготовка Verilog-модуля c подключенным модулем АЛУ и рекомендованным описанием портов модуля РАЛУ, где

clk – тактовый сигнал;

reset – сигнал сброса регистров схемы в нулевое состояние;

DataIn, R – шины от внешнего устройства и к внешнему устройству;

S, M – управляющее слово и модификатор;

A – сигнал управления мультиплексором;

v – сигналы управления режимами чтения/записи первого и второго регистров;

wr – сигналы управления режимами чтения/записи БРОН;

adr – шина адреса БРОН;

ISL, ISR – значение бита, подаваемого на вход второго регистра при сдвиге влево и вправо соответственно;

OSL, OSR – значение бита, снимаемого с выхода второго регистра при сдвиге влево и вправо соответственно;

P4 – выходной бит переноса.

На рис.3 представлены результаты моделирования работы РАЛУ. В данном примере последовательно производится запись в БРОН чисел 4, 6, 3, 2 по адресам 0, 1, 2, 3 соответственно. Далее выполняются операции сложения содержимого БРОН с адресами 0, 2 и 1, 3. Результаты

40

Рис.2. Заготовка Verilog-описания модуля РАЛУ

записываются в БРОН по адресам 0 и 1. Повторите результаты моделирования, приведенные на рис.3, и считайте результаты сложений из БРОН.

Индивидуальное задание

В качестве индивидуального задания предлагается промоделировать работу РАЛУ при выполнении конкретной микропрограммы. В табл.2 приведены варианты операций, которые необходимо представить

41

Рис.3. Результаты моделирования работы РАЛУ

43

Лабораторная работа № 3 Разработка устройства с микропрограммным

управлением

Лабораторное задание

Необходимо реализовать устройство с микропрограммным управлением на основе разработанного ранее РАЛУ. Устройство должно выполнять микропрограмму, вычисляющую выражение из табл.2 лабораторной работы № 2. Помимо этого, необходимо организовать выполнение условных переходов по различным признакам. Ваша программа может работать следующим образом: считывает пару чисел A и B с шины DataInput, вычисляет выражение из табл.2 лабораторной работы № 2, сравнивает результат с некоторой константой и в зависимости от результата сравнения и варианта условия (табл.1) либо вновь переходит к считыванию аргументов, либо завершает свое выполнение. Описание устройства необходимо выполнить на Verilog HDL.

Пример проектирования

На рис.1 приведен пример структуры устройства с микропрограммным управлением. Данная структура состоит из известной схемы РАЛУ, устройства управления (УУ), регистра и нескольких логических элементов. Все блоки тактируются и устанавливаются сигналами clk и reset соответственно. УУ формирует необходимые для РАЛУ сигналы управления в зависимости от текущей микрокоманды и признаков нулевого результата и переполнения. Регистр введен в схему для синхронизации работы РАЛУ и УУ. Микропрограмма хранится в ПЗУ, входящем

всостав УУ.

Вданном устройстве реализованы команды обращения к внешним портам на чтение и запись. Для этого формируются сигналы PortRead,

44

PortWrite, PortID. Сигнал PortRead – это результат логического умножения сигнала записи в первый регистр РАЛУ и сигнала управления мультиплексором. Таким образом, логическая «1» в сигнале PortRead появляется, когда в микрокоманде установлены в «1» биты v[0] и A, т.е. производится запись данных из внешнего устройства в первый регистр РАЛУ. Сигналы PortWrite и PortID непосредственно содержатся в микрокоманде, причем шина PortID совмещена с шиной адреса БРОН.

В устройстве реализованы безусловный переход по указанному в микрокоманде адресу и два типа условного перехода по признакам переполнения или нулевого результата. Микрокоманда условного или безусловного перехода содержит в себе код признака перехода и адрес перехода, который располагается в младших разрядах микрокоманды, т.е. вместо битов adr[2:0] и v[3:0]. При этом на все управляющие сигналы УУ выдает неактивные уровни.

На рис.2 представлены результаты моделирования УУ, выполняющего микропрограмму, приведенную в табл.2, где БП, ПП, ПН – это биты безусловного перехода, перехода по переполнению и нулевому результату соответственно. Данная программа состоит из семи микрокоманд. Выполняются последовательное считывание двух операндов с шины DataInput, операция сложения этих операндов и безусловный переход на нулевой адрес, т.е. выполняется бесконечный цикл.

Вы можете предложить и реализовать свою структуру устройства управления.

Требования к отчету

В качестве отчета о выполнении лабораторной работы вы должны представить проект Quartus, содержащий схемы, Verilogописания, тестовые воздействия и результаты моделирования схемы устройства с микропрограммным управлением, выполняющей один из вариантов индивидуального задания.

46

Рис.2. Результаты моделирования устройства управления

47

48

Таблица 2

Пример микропрограммы