МПСиС / shpory_po_MPSiS

Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений

ПА - периферийный адаптер, КВВ – контроллер ввода/вывод, КПДП – контроллер прямого доступа к памяти, КП – контроллер прерываний.

Прерывание - это автоматическое изменение хода программы, вызванное условием или совокупностью условий, возникающим в системе.

Виды прерываний:

∙Программные

Реализуются с помощью специальных команд. Фактически это переход по указанному адресу.

∙Аппаратные

Запросы от внешних устройств. Маскируемые – можно запретить или разрешить с помощью соответствующих битов в регистре управления. Немаскируемые прерывания обслуживаются в первую очередь и не могут быть запрещены.

∙Исключения

При поступлении запроса на прерывание процессор:

∙формирует код номера запроса.

∙определяет уровень приоритета поступившего запроса.

∙завершает выполнение текущей программы.

∙сохраняет в стековой области памяти значение программного счетчика и регистра состояния.

∙переходит к выполнению подпрограммы обработчика прерывания, для этого в программе счетчика загружается вектор прерывания.

∙после окончания выполнения подпрограммы обработчик прерывания из стека восстанавливает значение программного счетчика и регистра состояния.

Вектор прерывания – начальный адрес подпрограмм обработчика. Обычно такие вектора хранятся в таблице.

Основой характеристикой прерывания является время реакции на прерывание. Это время между поступившим запросом и первой выполненной полезной команды обработчика.

Системы с циклическим опросом. Блок приоритетных прерываний.

Способы реализации контроллера прерываний:

∙система с циклическим запросом

Система должна сформировать код номера запроса INT-N и общий запрос по прерыванию INT. По сигналу RESET счетчик и триггер установить в нулевое состояние. На

тактовый вход счетчика начинает поступать сигнала CLK. Код со

счетчика поступает на вход дешифратора, на выходе которого

будет только один активный сигнал, соответствующий входному коду. Если 1-й уровень одного из

выходов дешифратора совпадает с соответствующим запросом на прерывание, триггер устанавливает единичное состояние, запрещающее подачу тактовых импульсов на вход счетчика. С выхода триггера снимается общий запрос на прерывание, с выхода счетчика – код номера запроса. Данная схема просто реализуется, но является очень медленной и отсутствует ранжировка прерываний по приоритету.

∙дейзи-цепочки

I0 - имеет высший приоритет

Блок приоритетных прерываний

1 - шифратор уровней приоритетов.

2 - регистр текущего состояния (память). Имеет два режима работы:

Активный. Происходит обработка запросов на прерывание, TG1 устанавливается в 1, триггер TG2 в 0. С

помощью компаратора сравнивается приоритет поступающего запроса и текущего состояния. Если приоритет поступившего запроса выше, то по сигналу ЗМ TG2 устанавливается в 1, а ТG1 - в 0 и система переходит в неактивный режим.

Неактивный. В этом состоянии схема находится до тех пор, пока процессор

не обработает запрос и не запишет

приоритет текущего состояния (ЗТС) в элемент памяти 2.

Обмен информацией между элементами в микропроцессорных системах. Режим прямого доступа к памяти. Арбитр магистрали.

Варианты обмена информацией между микропроцессором и внешним устройством:

∙По инициативе МП

Применяется там, где нет высоких требований к динамике и малый обмен данных, подлежащих обмену.

По мере необходимости процесс посылает запрос к внешнему устройству и ждет появления сигнала,

подтверждающего готовность внешнего устройства к обмену, после чего происходит обмен.

∙По инициативе ВУ

По мере готовности данных внешнее устройство выставляет запрос на прерывание. Процессор

сохраняет свое текущее состояние и переходит к выполнению программы обмена. Выставляется сигнал подтверждения и производится обмен.

∙Обмен информацией между внешними устройствами по инициативе внешних устройств

Вэтом случае активное внешнее устройство выставляет запрос на захват магистрали. Процессор дает подтверждение захвата, после чего активное внешне устройство разворачивает всю временную диаграмму обмена.

∙Обмен информации МП с группой внешних устройств

Прямой доступ к памяти.

Режим прямого доступа к памяти используется, когда необходимо произвести пересылку большого объема данных между ОЗУ и внешним устройством. Реализация такой пересылки с помощью программы обмена требует выполнения множества команд передачи байта или слова. Соответственно требуется память для хранения программы, и ее выполнение занимает относительно много времени. В большинстве современных процессоров такие пересылки осуществляются с помощью контролера DMA. Например, если внешнему устройству требуется передать массив данных в ОЗУ, оно оставляет запрос на прямой доступ к памяти, контроллер DMA обрабатывает его и выполняет обмен информации. Перед использованием контроллера DMA его необходимо запрограммировать: сообщить адрес источника информации, адрес получателя и количество передаваемой информации.

Арбитр магистрали (AM).

В каждый момент времени на магистрали допускается наличие только одного активного устройства. В простейших системах этим устройством является МП. В

более сложных системах с множеством активных систем,

магистраль распределяется между ними в соответствии с приоритетными соглашениями. Эту задачу решает арбитр магистрали. BRi - сигнал запроса (управляется

0), BGi - разрешение, ACK -

разрешение от ВУ, BBYS - линия занята.

t1-t0 – время реакции на запрос

t2-t1 – время реакции внешнего устройства на сигнал разрешения.

Вмомент времени t2 внешнее устройство выставляет сигнал АСК, сообщая арбитру о получении сигнала и готовности к обмену. С этого

момента внешнее устройство анализирует сигнал занятости шины.

t4-t3 – время реакции внешнего устройства на освобождение шины.

Вмомент времени t4 внешнее устройство снимает

сигнал АСК и устанавливает сигнал BBYS. Начинается обмен информации, который заканчивается в момент времени t5.

Синхронный и асинхронный обмен информацией микропроцессора с внешними устройствами. Временные диаграммы и базовые микропрограммы обмена информацией.

Синхронный режим, T = N ×tmax :

·с устройствами доступными по чтению

Простота программной и аппаратной реализации, невозможно добавить более медленное устройство в систему без изменения программы обмена, система ориентирована на работу с самым медленным устройством.

·с устройствами доступными по записи

N

Асинхронный режим T = åti :

i=1

MSYN – сигнал готовности активного устройства (в данном случае процессора), SSYN – сигнал готовности внешнего устройства.

t1 - процессор выставляет информацию на шины адреса и данных, с помощью сигнала MSYN сообщает внешнему устройству, что информация на AD и DB достоверна.

t2 - t1 - время реакции внешнего устройства на запрос. t2 - внешнее устройство, с помощью сигнала SSYN, сообщает процессору о начале обмена.

t3 – t2 - время обмена.

t3 - обмен завершается, МП снимает данные с AD и DB

Асинхронный обмен позволяет системе адаптироваться к любому внешнему устройству.

Если время ожидание превышает время Tmax , то обмен считает не состоявшимся.

Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, суперскалярная архитектура.

По системам команд и способам адресации различают:

∙системы с полным набором команд CISC (Complex Instruction Set Computer);

∙системы с сокращенным набором команд RISC (Reduced Instruction Set Computer );

∙суперскалярные архитектуры (с длинным командным словом) VLIW (Very Long Instruction Word);

CISC архитектура выполняет большой набор разноформатных команд и использует множество способов адресации.

∙Разнообразие в системе команд и способах адресации позволяет программистам создавать наиболее эффективные алгоритмы для решения различных задач.

∙Относительно сложная аппаратура, это приводит к увеличению стоимости кристалла и снижению производительности. Известно, что большинство команд и способов адресации в конкретной задаче не используются. При этом устройство управления занимает от 50-70 % кристалла.

RISC - архитектура с сокращенным набором команд. Для нее характерно использование

ограниченного количества команд фиксированного формата и сокращения числа способов адресации.

∙Большая разница между машинным кодом и языком высокого уровня, из этого следует усложнение компилятора.

∙Известно, что наиболее часто используются команды загрузки из памяти, следовательно, чтобы повысить производительность процессор должен обращаться не к памяти, а к регистру общего назначения. Для того чтобы сократить количество обращений к памяти можно: наращивать регистра общего назначения, заставить компилятор оптимизировать код, т.е. обеспечить своевременную загрузку операндов в РОН.

∙Использование конвейерного выполнения команд

Выборка команды; дешифрация команды; формирование адреса операнда; получение операнда; выполнение операции; размещение результата.

VLIW - идея заключалась в использовании длинных командных слов (до 128 бит). Отдельные поля этого слова содержат коды, обеспечивающие выполнение нескольких операций, т.е. в структуре процессора есть несколько операционных устройств, способных параллельно выполнять операции.

Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана) и гарвардская архитектуры

По вариантам реализации памяти и способам выборки команд и данных различают:

∙принстонскую архитектуру (архитектура Фон-Неймана)

Характерно использование общей памяти для хранения команд и данных. Для обращения к этой памяти используется общая шина. Достоинства данной архитектуры: наличие общей памяти позволяет активно распределять ее между командами и данными, использование единой шины упрощает отладку системы и контроль. Главный недостаток этой архитектуры: из-за общей шины команды и данные из памяти выбираются последовательно, при этом системная шина становится «узким местом».

∙гарвардскую архитектуру

Характерно физическое разделение памяти команд и данных. Каждая память соединена с процессором отдельной шиной. Это позволяет совмещать по времени выборку команд и чтение/запись данных. Недостатки данной архитектуры: фиксированный объем памяти команд и данных, более сложная структура из-за необходимости проводить отдельные шины.

В настоящее время гарвардская архитектура широко применяется на уровне МП (отдельно кэш- данных и кэш-команд), а на уровне систем применяется архитектура Фон-Неймана.

Структура современных 8-разрядных микроконтроллеров с RISC-архитектурой

Микроконтроллер (МК) представляет собой законченную микропроцессорную систему, которая организована в виде одной большой интегральной схемы на одном кристалле. Существует большое разнообразие моделей МК. Это возможно благодаря модульной организации. МК состоит из базового функционального модуля, на основании которого строятся семейства, и вспомогательного модуля.

В состав базового модуля входят центральный процессор, шины адреса и данных, схема синхронизации и управления.

Вспомогательный функциональный блок включает в себя: генератор ТИ, модули различных типов памяти, модули периферийных устройств.

Современные МК имеют закрытую архитектуру, те шина адреса шина данных и шина управления недоступны пользователю.

Структура контролеров OVR OD90: