Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

МПСиС / shpory_po_MPSiS

.pdf
Скачиваний:
65
Добавлен:
18.02.2017
Размер:
561.31 Кб
Скачать

Микропроцессоры. Определение, классификация, закономерности развития, области применения. Обобщенная структура микропроцессора.

Под микропроцессором (МП) будем понимать в дальнейшем программно-управляемое устройство, осуществляющее процесс цифровой обработки информации и управления им и построенное, как правило, на одной БИС.

Классификация по критерию «количество данных - количество вычислений»:

Значение критерия

Применение

Разрядность/Производительность

мало / мало

Логическое управление несложными

8 / низкая

объектами и процессами

 

 

мало / много

Системы управления различными

16 / средняя

электрическими агрегатами

 

 

много / мало

Системы управления потоками данных.

32 / высокая

 

 

 

 

много / много

Системы управления реального

32 / сверхвысокая

времени.

 

 

Основными направлениями развития микропроцессоров является увеличение их производительности и расширение функциональных возможностей.

Архитектурой процессора называется комплекс его аппаратных и программных средств, предоставляемых пользователю. В это общее понятие входит набор доступных программных регистров и исполнительных (операционных) устройств, система основных команд и способов адресации, объём и структура адресуемой памяти, виды и способы обработки прерываний.

Регистровая модель - представление в виде совокупности программно-доступных регистров, в неё входит группа регистров общего назначения, служащих для хранения операндов, и группа служебных регистров, обеспечивающих управление выполнением программы и режимом работы процессора, организацию обращения к памяти (защита памяти, сегментная и страничная организация и др.).

Регистры общего назначения образуют РЗУ - внутреннюю регистровую память процессора.

Обычно в состав служебных регистров входят:

программный счетчик РС (program counter)

регистр состояния SR (state register)

регистры управления режимом работы процессора CR (control register)

Функционирование процессора представляется в виде реализации регистровых пересылок - процедур изменения состояния этих регистров путем чтения - записи их содержимого.

Внешние

устройства

микрокоманды

Интерфейсная

логика

РАЛУ флаги УУ

Память команды

Регистровое арифметико-логическое устройство (РАЛУ) предназначено для выполнения арифметических и логических операций и хранения промежуточных результатов операций.

Интерфейсная логика обеспечивает электрическое сопряжение с внешними устройствами и формирование протокола обмена микропроцессора с периферийными устройствами. Память предназначена для хранения программ и данных. Всегда состоит из ОЗУ и ПЗУ. Устройство управления (УУ) обеспечивает выработку последовательности микрокоманд, задающих различные операции, выполняемые АЛУ, интерфейсной логикой и памятью.

Арифметико-логические устройства. Структура, подход к проектированию, основные уравнения работы АЛУ.

АЛУ - это комбинационная схема, предназначенная для выполнения арифметических и поразрядно логических операций над многоразрядными словами. Основные требования к АЛУ: выполнение различных арифметико-логических операций, обеспечение межразрядного переноса при выполнении арифметических операций, обеспечение наращивания разрядности обрабатываемых слов однотипными секциями АЛУ.

Основой АЛУ является одноразрядный комбинационный сумматор SM*, который изменяет свою конфигурацию в зависимости от управляющего слова S(определяет тип операции над операндами). Сигнал М обеспечивает выполнение арифметических операций при M = 1 и логических при M = 0 .

Работу одноразрядного комбинационного сумматора можно описать выражением:

Ri = ai Å bi Å MPi−1 = (a i + bi )(ai + bi ) Å MPi−1 = ai × bi (ai + bi ) Å MPi−1

Сложение реализуем следующим образом: Ri = S3 × ai × bi (ai + bi ) Å MPi−1

Обратный код положительного числа полностью соответствует прямому, а для получения обратного кода отрицательного числа необходимо проинвертировать все разряды числа, кроме знакового. Т.о. получим вычитание:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Ri = ai Å

b

i Å MPi−1 = S2 ai

b

i (ai +

b

i ) Å MPi−1 .

Объединив выражения, получаем

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Ri = S3aibi + S2 ai

 

(ai

+ S1

 

i + S0bi ) Å MPi−1

основное уравнение АЛУ:

bi

b

 

 

 

 

 

 

 

 

 

 

 

 

 

Управляющее слово

Модификатор

Операция

 

 

 

 

S3

 

S2

 

 

S1

 

S0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

1

 

1

 

0

1

 

 

Вычитание

 

 

1

 

 

0

 

0

 

1

1

 

 

Сложение

 

 

0

 

 

0

 

0

 

1

0

 

 

Или

 

 

0

 

 

1

 

0

 

0

0

 

 

И

 

 

 

s1 s2 s3 s4

 

 

 

 

& 1

Р1

 

 

 

 

 

 

 

&

СФП

 

 

 

 

 

d1

1

& 1

М1 Р0

 

 

 

&

Å

 

 

 

 

 

a1

 

1

Å

R1

 

 

 

М

 

&

 

 

Р0

 

 

 

 

:

Организация цепей переноса в пределах секции АЛУ. Наращивание разрядности, схема ускоренного переноса.

Способы организации переноса: последовательный (минимум аппаратных затрат, большая задержка), параллельные (повышенные аппаратные затраты, малая задержка).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P1 = D1 + P0 × F1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P2

= D2 + D1 × F2 + P0 × F1 × F2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P3

= D3 + D2 × F3 + D1 × F2 × F3 + P0 × F1 × F2 × F3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P4

= D4 + D3 × F + D2 × F3 × F4

+ D1 × F1 × F2 × F + P0

× F1

× F × F3

× F4

 

 

 

 

 

 

 

 

 

 

14444444244444443

1442443

 

 

 

 

 

 

 

 

 

 

 

 

 

D11

 

 

 

 

 

 

 

 

 

 

 

 

F11

 

 

 

 

 

 

 

 

 

 

 

 

Преобразователь прямого кода в обратный.

Данный преобразователь должен инвертировать все разряды кроме знакового, если число отрицательное, или оставить данное число без изменений ,если оно положительное.

N5

 

 

Результат

S3

S2

S1

S0

M

P0

0

 

N4 × N3 × N2 × N1

0

0

0

1

0

X

1

 

 

×

 

×

 

×

 

 

0

0

1

0

0

X

 

N4

N3

N2

N1

Преобразователь прямого кода в дополнительный.

Данный преобразователь должен инвертировать все разряды, кроме знакового и прибавить единицу младшего разряда, если число отрицательное, оставить без изменения, если оно положительное.

N5

 

 

Результат

S3

S2

S1

S0

M

P0

0

 

N4 × N3 × N2 × N1

0

0

0

1

0

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

×

 

×

 

×

 

 

0

0

1

0

1

1

 

N4

N3

N2

N1

Преобразовать из дополнительного кода в обратный.

N5

Результат

S3

S2

S1

S0

M

P0

B

0

 

N4 × N3 × N2 × N1

0

0

0

0

0

X

X

1

 

 

×

 

×

 

×

 

 

0

0

1

0

1

0

1

 

N4

N3

N2

N1

Регистровое АЛУ – базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации.

a, b, c – сигналы на чтение/запись для регистров. Формирование управляющего сигнала и фиксация результатов происходит по переднему фронту тактовых импульсов. Данная схема не позволяет сохранить промежуточные результаты.

Задачи:

Синхронизация, заключается в формировании тактовых импульсов так, чтобы во всех

регистрах схемы фиксировались достоверные данные

Управление, заключается в формировании управляющих сигналов для выполнения

заданных операций

БРОН блок регистров общего назначения, ВУ внешнее устройство.

Плюсы: При условии, что операнды A и B зафиксированы в регистре, требуется 1 такт для фиксации результата в БРОН. (Однако для обмена с ВУ 1 такта не достаточно)

Минусы: В течение обмена с ВУ необходимо сохранять без изменения содержимое A и B.

Медленный обмен с ВУ

При условии, что в регистрах A и B зафиксированы операнды, требуется 2 такта для фиксации результата в БРОН. На 1-м такте результат записываем в регистр C, а не

следующем может совмещать операцию обмена с ВУ и запись результата в регистр общего назначения.

Совмещает достоинства двух предыдущих

Регистровое АЛУ с разрядно-модульной организацией. Состав и назначение сигналов управления. Организация цепей по сдвигу и переносу при построении вычислительных систем на основе АЛУ с разрядно-модульной организацией. Формирование набора операций, выполняемых АЛУ с разрядно-модульной организацией.

V3

Tu

F ' D1'

R /W

P

P0

P0

4

 

 

 

 

 

Tu

V0 V1V2

Tu Tu

V0 ( V3 ) управляет режимом регистра А(C): 1 – запись, 0 - хранение. Пара (V1 , V2 ) : 0 0 – хранение;

0 1 – сдвиг вправо; 1 0 – сдвиг влево; 1 1 – запись. R /W : 1 – чтение, 0 – запись. А сигнал управляющий мультиплексором: 0 – БРОН, 1 – ВУ. P – управление записью в триггер T1 . L1 выбор либо P0 при 0, либо T1 при 1. При L2 выбирается, что будет записано в регистр T2 , 0 – старший разряд регистра B,1 - младший. С помощью L3 задается источник данных для регистра B при сдвиге, 0 выбирается ВИ (IS), при 1 на вход регистра B подается содержимое регистра T2 . L4 управляет записью в регистр T2 .

S3S2 S1S0

M P0

A

ADR

W/R V3V2V1V0

1

X X X X X 0 1

X

1

0 0 0 1

2

S3S2 S1S0

M X

X

ADR

0

1 0 0 0

 

X X X X X X 0

A1

1

0 0 0 1

3

X X X X X X 0

A2

1

0 1 1 0

 

1 0 0 1

1 X X

A3

0

0 0 0 0

запись инф. от внешнего устройства в рег. А

выполнение арифметических и логических операции над содержимым регистра А и В с размещение результата в БРОН и регистре С

сложение 2-х операндов которые находятся в БРОН по адресам A1 и A2 с размещением результата по адресу A3

Наращивание разрядности производится только аппаратным путем. Пример:

P0

 

P8

СУП

 

 

 

 

 

 

 

 

 

 

P0

 

F '

P0

JSR

 

 

D1'

JSR

А

 

 

 

Л

JSL

OSL

OSL

OSL

У

OSR

JSR

 

 

 

 

4р

 

4р

4р

 

ВУ

 

PrC

ВУ

От ВУ

 

 

 

 

(8р)

 

 

 

 

 

F '

 

А

D1'

 

Л

JSL

JSL

У

OSR

OSR

 

 

PrC

4р

 

 

 

 

к ВУ

 

 

(8р)

Соседние файлы в папке МПСиС