Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ПЛИС / FPGA Sixth Flash / spansion inc_s29al032d-329471.pdf
Скачиваний:
50
Добавлен:
18.02.2017
Размер:
1.18 Mб
Скачать

D a t a S h e e t

17.5Temporary Sector Unprotect

Table 17.2 Temporary Sector Unprotect

 

Parameter

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JEDEC

 

Std.

 

 

 

 

 

 

 

 

Description

 

All Speed Options

 

Unit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tVIDR

VID Rise and Fall Time (See Note)

Min

500

 

 

 

 

 

ns

 

 

 

tRSP

RESET# Setup Time for Temporary Sector

Min

4

 

 

 

 

 

 

µs

 

 

 

Unprotect

 

 

 

 

 

 

 

Note

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Not 100% tested.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 17.11 Temporary Sector Unprotect Timing Diagram

 

 

RESET#

 

12 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0 or 3 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Program or Erase Command Sequence

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE#

 

 

 

 

 

 

tVIDR

 

 

tVIDR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE#

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tRSP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RY/BY#

 

 

Figure 17.12 Accelerated Program Timing Diagram

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VHH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIL or VIH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIL or VIH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WP#/ACC

 

tVHH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tVHH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

56

S29AL032D

S29AL032D_00_A9 January 19, 2007

D a t a S h e e t

Figure 17.13 Sector Protect/Unprotect Timing Diagram

VID

VIH

RESET#

SA, A6,

 

 

 

 

 

 

 

Valid*

 

 

 

 

 

 

 

 

Valid*

Valid*

A1, A0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sector Protect/Unprotect

 

 

 

 

 

 

 

 

Verify

 

Data

 

 

 

 

 

 

60h

60h

 

 

 

 

 

 

 

 

40h

Status

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sector Protect: 150 µs

 

 

 

 

 

 

 

 

1 µs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE#

 

 

 

 

 

 

 

 

 

 

 

Sector Unprotect: 15 ms

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE#

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE#

Note

For sector protect, A6 = 0, A1 = 1, A0 = 0. For sector unprotect, A6 = 1, A1 = 1, A0 = 0.

January 19, 2007 S29AL032D_00_A9

S29AL032D

57

D a t a S h e e t

17.6Alternate CE# Controlled Erase/Program Operations

Table 17.3 Alternate CE# Controlled Erase/Program Operations

Parameter

 

 

 

Speed Options

 

 

 

 

 

 

 

 

 

 

JEDEC

Std.

Description

 

70

 

90

Unit

 

 

 

 

 

 

 

 

tAVAV

tWC

Write Cycle Time (Note 1)

Min

70

 

90

ns

tAVEL

tAS

Address Setup Time

Min

 

0

ns

tELAX

tAH

Address Hold Time

Min

45

 

45

ns

tDVEH

tDS

Data Setup Time

Min

35

 

45

ns

tEHDX

tDH

Data Hold Time

Min

 

0

ns

 

tOES

Output Enable Setup Time

Min

 

0

ns

tGHEL

tGHEL

Read Recovery Time Before Write

Min

 

0

ns

(OE# High to WE# Low)

 

tWLEL

tWS

WE# Setup Time

Min

 

0

ns

tEHWH

tWH

WE# Hold Time

Min

 

0

ns

tELEH

tCP

CE# Pulse Width

Min

35

 

35

ns

tEHEL

tCPH

CE# Pulse Width High

Min

 

30

ns

 

tSR/W

Latency Between Read and Write Operations

Min

 

20

ns

tWHWH1

tWHWH1

Programming Operation (Note 2)

Byte

Typ

 

9

µs

 

 

 

 

 

Word

Typ

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tWHWH1

tWHWH1

Accelerated Programming Operation,

Typ

 

7

µs

Word or Byte (Note 2)

 

tWHWH2

tWHWH2

Sector Erase Operation (Note 2)

Typ

 

0.7

sec

Notes

1.Not 100% tested.

2.See the Erase and Programming Performance on page 60 section for more information.

58

S29AL032D

S29AL032D_00_A9 January 19, 2007

 

D a t a S h e e t

 

Figure 17.14 Alternate CE# Controlled Write Operation Timings

555 for program

PA for program

 

 

2AA for erase

SA for sector erase

 

 

555 for chip erase

Data# Polling

 

 

 

Addresses

 

 

PA

tWC

tAS

 

 

 

tAH

 

 

tWH

 

 

 

WE#

 

 

 

 

tGHEL

 

 

OE#

 

 

 

 

tCP

tWHWH1 or 2

CE#

 

 

 

tWS

tCPH

tBUSY

 

 

tDS

 

 

 

 

 

tDH

 

 

Data

 

 

DQ7# DOUT

 

 

 

tRH

A0 for program

PD for program

 

 

55 for erase

30 for sector erase

 

 

 

10 for chip erase

 

RESET#

RY/BY#

Notes

1.PA = program address, PD = program data, DQ7# = complement of the data written to the device, DOUT = data written to the device.

2.Figure indicates the last two bus cycles of the command sequence.

3.Word mode address used as an example.

January 19, 2007 S29AL032D_00_A9

S29AL032D

59

Соседние файлы в папке FPGA Sixth Flash