Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

FOE6laba

.pdf
Скачиваний:
26
Добавлен:
28.05.2016
Размер:
760.56 Кб
Скачать

Министерство образования и науки Российской Федерации

Федеральное государственное автономное образовательное учреждение высшего образования

«НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

Институт

-

Энергетический

Направление

-

Электроэнергетика и электротехника

Кафедра -

Электропривода и электрооборудования

Отчет по лабораторной работе № 6

Исследование триггеров на интегральных микросхемах

по курсу «Электроника 2.1»

Выполнили: студент гр.5А45

_________

_______

Анохин И.М.

 

Подпись

Дата

Фамилия И.О.

студент гр.5А45

_________

_______

Колесников И.С

 

Подпись

Дата

Фамилия И.О.

студент гр.5А45

_________

_______

Мельник С.О.

 

Подпись

Дата

Фамилия И.О.

Проверил преподаватель каф. ЭПЭО, _________ _________ Болгов И.С.

Подпись Дата Фамилия И.О.

Томск 2016

Цель работы: экспериментальное исследование работы триггеров, выполненных на интегральных микросхемах, и закрепление знаний по последовательности логике.

RS – триггер на элементах ИЛИ-НЕ.

Рис.1 RS-триггер на элементах ИЛИ-НЕ.

Таблица 1. Состояние RS-триггера на элементах ИЛИ-НЕ

Режим

 

 

 

 

 

Теория

 

 

 

 

 

 

Эксперимент

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

работы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

S

 

R

 

Q

 

S

 

R

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Запрещенное

1

 

1

 

1

0

 

1

1

0

0

 

состояние

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 1

1

 

0

 

1

0

 

0

1

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 0

0

 

1

 

0

0

 

1

0

0

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Хранение

0

 

0

 

0

1

 

0

0

0

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

Рис.2 Временные диаграммы для RS-триггера на элементах ИЛИ-НЕ.

RS – триггер на элементах И-НЕ.

Рис.3 RS триггер на элементах И-НЕ.

Таблица 2. Состояния для RS-триггера на элементах И-НЕ

Режим

 

 

 

 

Теория

 

 

 

 

 

 

Эксперимент

 

 

Работы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S

R

Q

Q

 

S

R

Q

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

Запрещенное

 

0

0

1

1

 

0

0

1

 

1

 

состояние

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 1

 

0

1

1

0

 

0

1

1

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 0

 

1

0

0

1

 

1

0

0

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Хранение

 

1

1

0

1

 

1

1

0

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

Рис.4 Временные диаграммы для RS-триггера на элементах И-НЕ.

JK– триггер

Рис.5 Условное графическое изображение JK-триггера.

 

 

 

 

 

 

 

Таблица 3. Состояния для JK-триггера

Режим

 

 

Теория

 

 

 

Эксперимент

 

Работы

J

K

C

Q

Q

J

K

C

Q

Q

Запись 1 в

1

0

 

1

0

1

0

 

1

0

JK-триггер

 

 

 

 

 

 

 

 

 

 

Запись 0 в

0

1

 

0

1

0

1

 

0

1

JK-триггер

 

 

 

 

 

 

 

 

 

 

Триггер не

0

0

 

0

1

0

0

 

0

1

меняет

 

 

 

 

 

 

 

 

 

 

состояния

 

 

 

 

 

 

 

 

 

 

Триггер

1

1

 

1

0

1

1

 

1

0

меняет

 

 

 

 

 

 

 

 

 

 

состояние на

 

 

 

 

 

 

 

 

 

 

инверсное

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

Рис.6 Временные диаграммы для JK-триггера.

D-триггер.

Рис. 7. Условное графическое изображение D-триггера.

5

Таблица 4. Состояния для D-триггера

Режим работы

 

 

 

 

Вход

 

Выход(теория)

Выход(эксперимент)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

D

Q

 

 

 

Q

 

 

 

 

 

S

 

R

 

Q

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Асинхронная

 

0

 

1

 

1

1

0

 

1

 

0

 

установка

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Асинхронный

 

1

 

0

 

1

0

1

 

0

 

1

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Неопределенно

 

0

 

0

 

1

1

1

 

1

 

1

 

сть

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 1

 

1

 

1

 

1

1

0

 

1

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 0

 

1

 

1

 

0

0

1

 

0

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 8. Временные диаграммы для D-триггера.

6

Т-триггеры

Рис. 9. Условное графическое изображение T-триггера на JK – триггере.

Таблица 5 - Состояния для T-триггера

Режим работы

 

 

 

 

Вход

 

Выход(теория)

Выход(эксперимент)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

T

Q

 

 

 

Q

 

 

 

 

 

S

 

R

 

Q

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Асинхронная

 

0

 

1

 

1

1

0

 

1

 

0

 

установка

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Асинхронный

 

1

 

0

 

1

0

1

 

0

 

1

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Неопределенно

 

0

 

0

 

1

1

1

 

1

 

1

 

сть

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 1

 

1

 

1

 

1

1

0

 

1

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Установка 0

 

1

 

1

 

0

0

1

 

0

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 10. Временные диаграммы для T-триггера.

7

Рис. 11. Осциллограмма работы Т-тригерра

Выполнение работы в Electronic Workbench

RS-триггера на элементах ИЛИ-НЕ в программе Electronic Workbench

Рис.12 Схема тестирования RS – триггера на логических элементах ИЛИ-

НЕ в программе Electronic Workbench

8

RS-триггера на элементах И-НЕ в программе Electronic Workbench

Рис.13 Схема тестирования RS – триггера на логических элементах И-НЕ в программе Electronic Workbench

JK-триггера в программе Electronic Workbench на примере идеального

JK-триггера.

Рис.14 Схема тестирования JK – триггера в программе Electronic Workbench

9

D – триггера на логических элементах И-НЕ в программе Electronic

Workbench

Рис.15 Схема тестирования D – триггера на логических элементах И-НЕ в программе Electronic Workbench

T-триггера на основе JK триггера в программе Electronic

Workbench

Рис.16 Схема тестирования Т – триггера на основе JK-триггера в программе Electronic Workbench

Вывод: Экспериментальные данные совпадают с теоретическими, триггер работает нормально. Как следует из графического изображения триггера и временных диаграмм его работы, входы S и R с активным низким уровнем. Когда на один из этих входов подан сигнал низкого уровня информация со входов C, J и K восприниматься не будет, т. е. входы S и R имеют приоритет

10

Соседние файлы в предмете Физические основы электротехники