Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

FOE6laba

.docx
Скачиваний:
62
Добавлен:
28.05.2016
Размер:
1.07 Mб
Скачать

Министерство образования и науки Российской Федерации

Федеральное государственное автономное образовательное учреждение

высшего образования

«НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ

ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

Институт - Энергетический

Направление - Электроэнергетика и электротехника

Кафедра - Электропривода и электрооборудования

Отчет по лабораторной работе № 6

Исследование триггеров на интегральных микросхемах

по курсу «Электроника 2.1»

Выполнили: студент гр.5А45 _________ _______ Анохин И.М.

Подпись Дата Фамилия И.О.

студент гр.5А45 _________ _______ Колесников И.С

Подпись Дата Фамилия И.О.

студент гр.5А45 _________ _______ Мельник С.О.

Подпись Дата Фамилия И.О.

Проверил преподаватель каф. ЭПЭО, _________ _________ Болгов И.С.

Подпись Дата Фамилия И.О.

Томск 2016

Цель работы: экспериментальное исследование работы триггеров, выполненных на интегральных микросхемах, и закрепление знаний по последовательности логике.

RS – триггер на элементах ИЛИ-НЕ.

Рис.1 RS-триггер на элементах ИЛИ-НЕ.

Таблица 1. Состояние RS-триггера на элементах ИЛИ-НЕ

Режим работы

Теория

Эксперимент

Запрещенное состояние

1

1

1

0

1

1

0

0

Установка 1

1

0

1

0

0

1

1

0

Установка 0

0

1

0

0

1

0

0

1

Хранение

0

0

0

1

0

0

0

1

Рис.2 Временные диаграммы для RS-триггера на элементах ИЛИ-НЕ.

RS – триггер на элементах И-НЕ.

Рис.3 RS триггер на элементах И-НЕ.

Таблица 2. Состояния для RS-триггера на элементах И-НЕ

Режим

Работы

Теория

Эксперимент

Q

Q

Запрещенное состояние

0

0

1

1

0

0

1

1

Установка 1

0

1

1

0

0

1

1

0

Установка 0

1

0

0

1

1

0

0

1

Хранение

1

1

0

1

1

1

0

1

Рис.4 Временные диаграммы для RS-триггера на элементах И-НЕ.

JK– триггер

Рис.5 Условное графическое изображение JK-триггера.

Таблица 3. Состояния для JK-триггера

Режим

Работы

Теория

Эксперимент

J

K

C

Q

J

K

C

Q

Запись 1 в JK-триггер

1

0

1

0

1

0

1

0

Запись 0 в JK-триггер

0

1

0

1

0

1

0

1

Триггер не меняет состояния

0

0

0

1

0

0

0

1

Триггер меняет состояние на инверсное

1

1

1

0

1

1

1

0

Рис.6 Временные диаграммы для JK-триггера.

D-триггер.

Рис. 7. Условное графическое изображение D-триггера.

Таблица 4. Состояния для D-триггера

Режим работы

Вход

Выход(теория)

Выход(эксперимент)

C

D

Q

Q

Асинхронная установка

0

1

1

1

0

1

0

Асинхронный сброс

1

0

1

0

1

0

1

Неопределенность

0

0

1

1

1

1

1

Установка 1

1

1

1

1

0

1

1

Установка 0

1

1

0

0

1

0

0

Рис. 8. Временные диаграммы для D-триггера.

Т-триггеры

Рис. 9. Условное графическое изображение T-триггера на JK – триггере.

Таблица 5 - Состояния для T-триггера

Режим работы

Вход

Выход(теория)

Выход(эксперимент)

C

T

Q

Q

Асинхронная установка

0

1

1

1

0

1

0

Асинхронный сброс

1

0

1

0

1

0

1

Неопределенность

0

0

1

1

1

1

1

Установка 1

1

1

1

1

0

1

0

Установка 0

1

1

0

0

1

0

0

Рис. 10. Временные диаграммы для T-триггера.

Рис. 11. Осциллограмма работы Т-тригерра

Выполнение работы в Electronic Workbench

RS-триггера на элементах ИЛИ-НЕ в программе Electronic Workbench

Рис.12 Схема тестирования RS – триггера на логических элементах ИЛИ-НЕ в программе Electronic Workbench

RS-триггера на элементах И-НЕ в программе Electronic Workbench

Рис.13 Схема тестирования RS – триггера на логических элементах И-НЕ в

программе Electronic Workbench

JK-триггера в программе Electronic Workbench на примере идеального

JK-триггера.

Рис.14 Схема тестирования JK – триггера в программе Electronic Workbench

D – триггера на логических элементах И-НЕ в программе Electronic Workbench

Рис.15 Схема тестирования D – триггера на логических элементах И-НЕ в программе Electronic Workbench

T-триггера на основе JK триггера в программе Electronic Workbench

Рис.16 Схема тестирования Т – триггера на основе JK-триггера в программе Electronic Workbench

Вывод: Экспериментальные данные совпадают с теоретическими, триггер работает нормально. Как следует из графического изображения триггера и временных диаграмм его работы, входы S и R с активным низким уровнем. Когда на один из этих входов подан сигнал низкого уровня информация со входов C, J и K восприниматься не будет, т. е. входы S и R имеют приоритет над остальными входами. Информация со входов J и K записывается в триггер в два приема фронтом и срезом положительного тактового импульса по входу С. Входы S и R являют приоритетными. Нулевой сигнал на входе S устанавливает выход Q в единичное состояние в независимости от уровней сигналов на J,K и С входах. При S=R=1 разрешается синхронное управление по J и K – входам. Вход J устанавливает на выходе Q сигнал, равный 1, а вход К равный нулю. Отличие JK – триггера от синхронного RS – триггера состоит в том, что отсутствуют запрещенные входные комбинации. При подаче на оба входа J и К сигнала равного 1,триггер изменяет свое состояние на противоположное по срезу сигнала на входе С.

Соседние файлы в предмете Физические основы электротехники