Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
40
Добавлен:
26.01.2014
Размер:
852.51 Кб
Скачать

Министерство образования и науки Российской Федерации Федеральное агентство по образованию

Саратовский государственный технический университет Балаковский институт техники, технологии и управления

ИЗУЧЕНИЕ РАБОТЫ РЕГИСТРОВ

Методические указания к выполнению лабораторной работы по курсу “Информационно-измерительная техника и электроника”

для студентов специальностей 100200.62 (бакалавр) и 100400 (специалист)

всех форм обучения

Одобрено

редакционно-издательским советом

Балаковского института техники,

технологии и управления

Балаково 2008

Ц е л ь р а б о т ы: изучить схемы построения основных типов ре-

гистров, экспериментально проверить функционирование параллельного и сдвигового регистров.

ОСНОВНЫЕ ПОНЯТИЯ

Электронное устройство, выполняющее функцию записи двоичного кода числа, его хранения и выдачи по запросу в другие устройства называ-

ется регистром. Регистр является совокупностью триггеров, объединенных цепями управления.

Любое число характеризуется разрядностью. Один триггер способен хранить один бит информации (0 или 1), то есть один разряд числа. Следо-

вательно, для хранения n – разрядного числа регистр должен содержать n –

триггеров. Обычно регистры выполняются на RS – триггерах или D – триг-

герах.

Регистры характеризуются большим разнообразием функционального назначения и схемотехнического построения. По принципу действия они делятся на две основные группы: параллельного действия или накопитель-

ные и последовательного действия или сдвиговые.

Параллельный регистр на RS – триггерах. Он имеет независимые информационные входы и выходы триггеров, которые объединены в еди-

ный узел по цепям обнуления и синхронизации (рис. 1).

 

 

 

 

 

 

 

 

 

 

Q0

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х0

D0

 

Х1

D1

 

Х2

D2

 

Х3

D3

 

синхр

 

 

 

S

Т

Q

 

 

 

 

 

S

Т

Q

 

 

 

 

 

 

S

Т

Q

 

 

 

 

 

S

Т

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 1. Схема параллельного регистра на RS - триггерах

3

Перед записью числа в регистр он обнуляется подачей сигнала (им-

пульса) «сброс» одновременно на входы R всех триггеров. На входы S

триггеров подаются разряды двоичного числа «Х3Х2Х1Х0» (разряд Х0 на триггер D0, разряд Х1 на триггер D1 и так далее), число подготовлено к записи. Запись числа в регистр происходит в момент подачи импульса на вход синхронизации С. Далее сигналы с информационных входов могут быть сняты, число записано в регистр и непрерывно выдается на выходах

Q3Q2Q1Q0. Число может храниться в регистре, пока не будет стерто или пока включено питание регистра.

Регистр рис. 1 неудобен в практическом применении. При дополнении схемы элементами логики и управления он становится более гибким в ис-

пользовании (рис. 2).

чтение (RD)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

 

 

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

 

 

 

 

 

 

 

&

 

 

 

 

 

 

 

 

&

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

 

 

 

 

 

 

 

 

 

 

D1

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

 

 

 

 

Х0

 

 

 

 

 

 

 

Х1

 

 

 

 

 

 

 

 

 

Х2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S

Т

Q

 

 

 

 

 

 

 

S

Т

Q

 

 

 

 

 

 

 

 

 

 

S

Т

Q

 

 

 

 

запись (WR)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2. Трехразрядный параллельный регистр с элементами управления

Сигнал синхронизации для регистра рис. 2 назван сигналом записи

(WR). Информация в регистре хранится, но во внешние устройства не вы-

дается. Выдача информации происходит только при подаче сигнала «чте-

ние», который открывает ключи на логических элементах «И» и разрешает прохождение кода Q c выходов триггеров в другие узлы.

Промышленность выпускает регистры в виде интегральных схем. В

сложных устройствах внутренняя схема микросхем регистра не показыва -

4

ется, он изображается как единое целое в виде условных обозначений рис.

3. На схемах регистры обозначаются символами RG среднего поля УГО.

 

D0

RG

 

 

 

 

 

 

 

 

 

Q0

 

 

 

D0

RG

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1

 

 

 

 

 

 

 

Q1

 

 

 

D1

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

 

 

 

 

D2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

или

 

 

 

 

 

 

 

 

 

 

 

RD

 

Q2

 

 

 

 

 

 

 

 

 

RD

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WR

 

 

 

 

 

WR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 3. Условные графические изображения регистров

Чаще регистры выполняются на синхронизируемых D - или DVтриг-

герах. Схема параллельного регистра на D-триггерах принципиально не отличается от схем рис. 1 или рис. 2. Свойства двухступенчатого D-триг-

гера позволяют собрать регистр последовательно действия.

Последовательный регистр. В таком регистре триггеры соединены друг с другом в цепочку так, что выход каждого предыдущего триггера со-

единен со входом последующего (рис. 4).

 

 

 

 

 

D0

 

 

 

Q3

D1

 

 

 

Q2

D2

 

 

 

Q1

D3

 

 

Q0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х3Х2Х1Х0

D

ТТ

Q

 

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

строб

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4. Сдвиговый регистр на двухступенчатых синхронизируемых триггерах

На информационный вход D (вход данных) последовательно подают-

ся разряды X0, X1, X2, X3 четырехразрядного двоичного числа X3X2X1X0

младшими разрядами вперед. По переднему фронту (0-1) импульса син-

хронизации на входе «С» младший разряд Х0 записывается в первую сту-

пень триггера D0. По заднему фронту (1- 0) синхроимпульса блокируется

5

первая ступень и разблокируется для записи вторая ступень D0. Так как выход первой ступени (хозяин) D0 соединен со входом второй (работник),

разряд X0 переписывается из первой ступени во вторую.

Выход триггера D0 соединен со входом триггера D1. Последний под-

готовлен к записи разряда Х0. Запись происходит только по приходу оче-

редного синхроимпульса. По второму синхроимпульсу разряд Х0 перепи-

сывается из D0 в D1, одновременно второй разряд Х1 числа записывается в триггер D0.

Далее процесс продолжается аналогично. По третьему синхроимпуль-

су С разряд Х0 переписывается из триггера D1 в D2, разряд Х1 переписы-

вается из D0 в D1, в триггер D0 записывается разряд Х2. Из механизма ра-

боты регистра следует, что разряды числа поочередно сдвигаются на один триггер (шаг) вправо. Механизм сдвига иллюстрируется диаграммами рис.

5 для четырехразрядного слова X3X2X1X0 = 1101.

С

1

 

 

 

2

3

 

 

4

 

 

 

 

 

 

 

 

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

1

 

 

 

 

 

1

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

1

 

 

1

1

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

Q1

 

 

 

 

 

 

 

1

 

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

Q2

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

t

Q3

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 5. Диаграмма работы четырехразрядного сдвигового регистра

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Диаграммы соответствуют исходному состоянию обнуления регистра

(Q3 = Q2 = Q1 = Q0 = 0). Далее разряды числа последовательно подаются на вход регистра и сопровождаются синхроимпульсами. По первому син-

хроимпульсу С младший разряд числа Х0 = 1записывается в триггер D0.

По второму синхроимпульсу разряд Х0 = 1 переписывается в триггер D1, а

разряд Х1 = 0 со входа регистра в триггер D0. В итоге, по четвертому им-

пульсу все разряды числа записаны в регистр последовательно друг за дру-

гом пошаговым сдвигом.

Разряды числа подаются в регистр последовательно, разряды записан-

ного числа выдаются с выходов одновременно. Следовательно, сдвиговый регистр является преобразователем последовательного кода в параллель-

ный.

Регистр сдвига влево. В предыдущем пункте регистр сдвигал разря-

ды числа вправо. Если изменить порядок соединения триггеров так, что выход последующего соединен со входом предыдущего, то сдвиг будет выполняться влево. Пример соединения на рис. 6.

 

 

 

 

 

 

 

Q3=Х3

 

 

 

Q2=Х2

 

 

 

Q1=Х1

 

 

 

Q0=Х0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х3Х2Х1Х0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

 

 

 

 

 

 

 

 

 

 

D1

 

 

 

 

 

 

D2

 

 

 

 

 

 

 

 

 

 

D3

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

D

ТТ

Q

 

 

 

 

 

 

D

ТТ

Q

 

 

 

строб

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

вход

Рис. 6. Регистр сдвига влево

Входная последовательность разрядов старшими разрядами вперед подается на информационный вход D триггера D3. По сигналам синхрони-

зации «строб» разряды Х3, Х2, Х1, Х0 будут последовательно записывать -

7

ся в триггеры D3, D2, D1, D0 и сдвигаться влево.

Реверсивный регистр сдвига. Он позволяет выполнять запись кода числа со сдвигом разрядов влево и вправо. Для этого регистр содержит внутри коммутатор (мультиплексор), обеспечивающий соединение входа каждого триггера как с выходом предыдущего, так и с выходом после-

дующего. На рис. 7 показан принцип переключения для произвольного по номеру триггера цепочки с применением механического переключателя S.

 

вход л

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Di-1

 

 

 

 

 

 

Qi-1

 

Di

 

 

Qi

 

 

Di+1

 

 

 

 

Qi+1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

вход п

D

 

 

Q

 

 

 

 

S

D

 

Q

 

 

 

 

 

 

 

D

 

Q

 

 

 

 

 

 

 

ТТ

 

 

 

 

 

1

 

 

 

ТТ

 

 

 

1

 

 

 

ТТ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

сброс

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

управление реверсом

Рис. 7. Схема коммутации для обеспечения реверса сдвига

Регистр имеет два входа: «вход п» для записи со сдвигом вправо и

«вход л» для записи со сдвигом влево. Переключение режима осуществля-

ется переключателем S. В положении 1 переключателя выполняется режим записи со сдвигом вправо, в положение 2 – со сдвигом влево.

В реальном регистре функцию переключателя S выполняет электрон-

ный ключ на логических элементах, называемый мультиплексором. Его схема приведена на рис. 8, а функционирование в [3, 5].

 

 

 

 

 

S

 

От i-1

S

к i-му

От i-1

 

 

 

1

Команда «сдвиг вправо»

&

 

к i-му

 

 

 

 

1

 

 

 

Команда «сдвиг влево»

 

 

 

2

 

&

 

 

 

 

 

 

 

От i+1

От i+1

 

Рис. 8. Переход от механического ключа реверса к электронному

8

Регистры сдвига применяются в арифметических устройствах для вы-

полнения операций умножения и деления двоичных чисел. На схемах при-

меняют следующие условные обозначения регистров сдвига (рис. 9).

D

RG

Q0

 

 

 

 

Q1

С

 

Q2

 

 

R

 

 

 

а)

 

D

RG

Q0

 

 

 

 

Q1

С

 

Q2

 

 

R

 

 

 

б)

 

D1

RG

1

 

 

D2

 

2

С

 

 

 

V1

 

4

V2

 

8

R

 

 

 

 

в)

 

Рис. 9. УГО сдвигающих регистров: а – регистр сдвига вправо;

б – регистр сдвига влево; в – реверсивный регистр

На рис. 9в входы D1 и V1соответственно вход данных и вход команды сдвига вправо, а входы D2 и V2 – вход данных и вход команды сдвига вле-

во. В литературе широко применяются другие обозначения входов. Для каждой микросхемы регистра обозначение выводов расшифровывается по справочнику.

Универсальный регистр. Он объединяет в себе функции параллель-

ного и сдвигового регистров. Имеет входы параллельной и последователь-

ной записи и набор входов управления режимом. Расшифровка обозначе-

ний входов приводится в справочнике. Пример обозначения универсально-

го регистра К155ИР1 приведен на рис. 10.

С1

RG

1

 

 

С2

 

2

V1

 

 

 

V2

 

4

D1

8

 

D2

 

D3

 

D4

 

 

 

R

 

Рис. 10. Графическое изображение универсального регистра К155ИР1

9

ПЕРЕЧЕНЬ ОБОРУДОВАНИЯ

Лабораторная работа выполняется на аналоговой вычислительной машине АВК-32. В состав функциональных блоков машины входит блок БЛТ-31, содержащий регистр, который позволяет изучить основные режи-

мы и проверить его функционирование.

Блок БЛТ-31 со стороны наборного поля снабжен цветной наклад-

кой, содержащей входные и выходные клеммы (гнезда) внутренней схемы и гнезда входов управления. Гнезда позволяют выполнять соединения внутренней схемы счетчика с внешними цепями формирования входных импульсов, импульсов управления и элементами контроля уровней напря-

жения на входах и выходах. Входы управления позволяют задавать сле-

дующие режимы внутренней схемы: режим набора триггеров с общими цепями управления (параллельный регистр) и режим сдвигового регистра.

В лабораторной работе не используются режим двоичного реверсивного счетчика и режим десятичного реверсивного счетчика. Дополнительно в состав блока входят два логических элемента «И-НЕ», формирователь ко-

ротких импульсов и формирователь импульсов из «дребезжащего» сигна-

ла.

Накладка содержит графический рисунок внутренних элементов блока и служебные надписи гнезд, облегчающие правильное соединение элементов регистра с внешними цепями.

Внешний вид цветной накладки приведен на рис. 11.

Все элементы блока по информационным входам управляются зад-

ним фронтом импульса (перепадом 1- 0) с уровнем напряжения 5 В, а по управляющим входам – статическим уровнем логического нуля. Логика работы всех элементов отрицательная: низкий уровень напряжения соот-

ветствует логической единице, а высокий – логическому нулю. Гнезда на-

пряжений логического нуля и логической единицы расположены в правой

10

Вход установки режима независимых триггеров

Вход установки режима двоичного счетчика

Вход установки режима десятичного счетчика

Вход установки режима сдвигового регистра

Вход установки режима суммирующего счетчика

Вход установки режима вычитающего счетчика

Вход разрешения записи начального кода

Вход сброса

Счетный вход счетчика

Счетные входы триггеров с независимым включением

Входы начальной установки триггеров в «0»

Входы начальной установки триггеров в «1»

Логические элементы «И»

Светодиодные индика- торы включения режима

Индикаторы установки триггеров в «1» состояние

Прямые выходы триггеров

Инверсные выходы триггеров

Вход формирователя импульса «антидребезга»

Выход формирователя

импульса «антидребезга»

Рис. 11. Цветная накладка блока БЛТ-31

11