Модуль 8 : SCI интерфейс C28x
Цифровой сигнальный контроллер TMS320F2812
Texas Instruments Incorporated
Соединение выводов интерфейса |
|||
(показан режим полного дуплекса) |
|||
( |
|
SCI |
|
TX FIFO_0 |
|
|
TX FIFO_0 |
TX FIFO_15 |
|
|
TX FIFO_15 |
Буферный регистр |
|
|
Буферный регистр |
передачи данных |
|
|
передачи данных |
8 |
SCITXDI |
SCITXDI |
8 |
Сдвиговый |
Сдвиговый |
||
регистр передатчика |
|
|
регистр передатчика |
Сдвиговый |
SCIRXDI |
SCIRXDI |
Сдвиговый |
регистр приемника |
|
|
регистр приемника |
8 |
|
|
8 |
Буферный регистр |
|
|
Буферный регистр |
приема данных |
|
|
приема данных |
RX FIFO_0 |
|
|
RX FIFO_0 |
RX FIFO_15 |
|
|
RX FIFO_15 |
SCII устройство #1 |
SCII устройство #2 8 - 2 |
||
Программируемый формат данных
SCI-A
NRZ (без возврата к нулю) формат
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
запускз ск |
LSB |
2 |
3 |
|
4 |
5 |
6 |
7 |
MSB |
/ |
пари-- |
|
|
|
|
|
. |
cтоп.2 |
|||||||||||||
|
|
|
Адресс/ |
тетт т |
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
Данны |
стопст .1cт . |
|||
|
|
|
|
|
|
|
|
|
|
|
|
е |
|
|
|
|
ный битт присутствуетс тст т толькот |
в режиме адресногос го битата |
|
|
|
|
|||||||||||
Решение
большинством
SCICLKI ((внутренни
й))
SCIRXDI
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
1 |
2 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
1 |
2 |
Стартовый бит |
LSB данных |
Замечание:: 8 SCICLKI периодов н
один бит данных
Определение ниспадающего фронта
8 - 3
Режим мультипроцессорного
пробуждения
Позволяет подключать к шине несколько процессоров, при этом обеспечивая передачу только между двумя из них
Режим адресного бита или свободной линии
Последовательность действий
1.Приемник с установленным SLEEP = 1 и выключенным RXINT ожидает прихода адресного кадра
2.Все передачи начинаются с адресного кадра
3.Входящий адресный кадр временно пробуждает все SCI устройства на шине
4.ЦП сравнивает входящий SCI адрес с собственным SCI адресом 8 - 4
Режим пробуждения спящей линии
SCIRXD/S I / SCITXDS IT
Интервалы ожидания разделяют блоки кадров данных
Пробуждение приемника происходит с появлением более чем 10 раз ниспадающего фронта сигнала на линии SCIRXD
Два метода передачи адресного кадра |
|
|
|
|
|
|
||||||||||||||||||||||||
Программно обеспечить задержку |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||
более чем на 10 бит |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
Установить TXWAKE бит для |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
автоматическогоI le |
пропуска 11 бит |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
Idle период |
|
|
Блокок кадровка ов |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
меньший |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
чем 10 бит |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
Данные |
SP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
ST |
|
|
|
|
ST |
|
|
ST |
|
|
|
|
ST |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
Адрес |
|
|
|
|
|
Адрес |
|
||||||||||||||||||||||
|
|
SP |
Данные |
SP |
Данные |
SP |
|
|
|
|
|
|
SP |
|
||||||||||||||||
Данн е |
SP |
|
ST |
|
Адрес |
|
SP |
ST |
Данн е |
SP |
ST |
Данные |
SP |
ST |
|
Адрес |
|
|
|
SP |
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
IdleI le периоде одАдресныйес кадр,ка , |
Первыйе в |
IdleI le периоде од |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
100 |
или |
|
|
следующийс е у |
кадрка |
|
|
|
10 или |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
более бит |
|
|
10 или более |
данных |
более бит |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
более бит за |
бо ее б т |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
за |
|
б ее |
а |
х |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
битамиб т |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8 - 5 |
||||||||
Режим пробуждение по адресному
биту
Все кадры содержат дополнительный
адресный бит
Приемник пробуждается, когда определен
адресный бит
Автоматическое вставление бита
адреса/данных в кадре путем установки TXWAKE = 1 перед записью адреса в
SCITXBUF
Блокок кадровка ров
SCIRXD/I / |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Данные |
|
0 |
|
|
|
SP |
|
ST |
Адрес |
1 |
SP |
ST |
Данные |
0 |
SP |
ST |
Данные |
0 |
SP |
||||||||||||||||
|
|
Данн е |
|
SP |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||
SCITXDIT |
|
|
|
|
|
|
|
|
|
|
|
0 |
|
|
|
|
|
|
|
|
ST |
Адрес |
1 |
SP |
ST |
Данн |
е |
0 |
SP |
ST |
Данные |
0 |
SP |
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-й кадр |
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Первыйе в кадрка |
1- |
ка |
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Нее требуетсят уется |
||||||||||||
Длинаа периодае о а |
|
|
|
|
в блоке – адрес. |
данных |
|
|
|||||||||||||||||||||||||||||
|
|
|
|
|
|
дополнительногоо о ительного |
|||||||||||||||||||||||||||||||
|
|
|
|
в блоке – а рес. |
а |
|
х |
|
|
||||||||||||||||||||||||||||
IdleI le нее значительназ ач т ь а |
|
ADDR/DATA/ TA |
|
|
|
|
|
idle бита перед |
|||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
установлен в 1 |
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
idle б |
та е ед |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
уста ов ен в |
|
|
|
|
|
стоповыми битами |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
сто ов |
|
|
бита |
|
8 - 6
|
|
SCI резюме |
|
Асинхронный коммуникационный формат |
|
|
65,000+ различная программируемая |
|
|
скорость передачи |
|
|
Два мультипроцессорных режима |
|
|
пробуждения |
|
|
|
Пробуждение по свободности линии & пробуждение по |
|
|
|
|
|
адресному биту |
|
Программируемый формат слов данных |
|
|
|
Длина слова данных от 1 до 8 |
|
|
|
|
|
1 или 2 стоповых бита |
|
|
|
|
|
Паритет четности |
|
|
|
|
Флаг определения ошибки |
|
|
|
Ошибка паритета; ошибка кадрирования; Ошибка |
|
|
|
|
|
передачи; Определение разрыва |
|
FIFO-буферизация передатчика и приемника |
|
|
Независимые прерывания от приемника и 8 - 7 |
|
SCI-A Регистры
|
Адрес |
Регистр |
Название |
|
|
0x007050 |
SCICCR |
SCI-A коммун. регистр управления |
|
|
0x007051 |
SCICTL1 |
SCI-A регистр управления 1 |
|
|
0x007052 |
SCIHBAUD SCI-A старший байт регистра |
|
|
|
скорости |
|
|
|
|
0x007053 |
SCILBAUD |
SCI-A младший байт регистра |
|
|
скорости |
SCIRXST |
SCI-A регистр статуса приемника |
|
|
0x007055 |
|
||
|
0x007056 |
SCIRXEMU SCI-A эмуляция приема буфера |
|
|
|
данных |
|
|
|
|
0x007057 |
SCIRXBUF |
SCI-A регистр буфера приема |
|
|
данных |
SCIFFTX |
SCI-A FIFO регистр передатчика |
|
|
0x00705A |
|
||
|
0x00705B |
SCIFFRX |
SCI-A FIFO регистр приемника |
|
|
0x00705C |
SCIFFCT |
SCI-A FIFO регистр управления |
|
|
|
|
|
|
|
0x00705F |
SCIPRI |
SCI-A регистр управления |
|
|
приоритетом |
8 - 8 |
|
|
|
|
|||
SCI-A Коммуникационный регистр управления
(SCICCR) – 0x007050
7 |
|
6 |
|
|
5 |
4 |
3 |
2 |
|
1 |
|
0 |
|
|
||||||
|
STOP |
EVEN/ODD |
PARITY |
|
LOOP BACKADDR/IDLE |
SCI |
|
SCI |
|
SCI |
|
|
||||||||
|
BITS |
|
PARITY |
|
ENABLE |
|
ENABLE |
MODE |
CHAR2 |
CHAR1 |
|
CHAR0 |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
0 = 1 стоповыйст |
битт |
0 = запрещеноз |
|
|
|
|
|
|
|
|
|
(биты + 1 |
||||||||
1 = 2 стоповыхст |
битата |
1 = разрешеноз |
|
|
|
Длина данных в битахт = ( ты |
||||||||||||||
|
|
|
Пример:: |
110b значитз т |
7 битт данны |
|||||||||||||||
|
|
|||||||||||||||||||
|
|
|
|
0 = нечетт |
|
0 = запрещеноз |
|
|
|
|
|
|
|
|||||||
|
|
|
|
1 = чётт |
|
|
1 = разрешеноз |
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
0 = режим свободнойс |
линии |
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
1 = режим адресногос го |
битата |
|
|
|
||||
[SCI[ I--B Communicationsi ti Controltr l Registeri t r (SCICCR)( I ) –– 0x007750]8 -]9
SCI-A Регистр управления 1
(SCICTL1) – 0x007051
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
|
|
|
|
|
|
зарезерв. |
RX ERR |
SW |
зарезерв. |
TXWAKE |
SLEEP |
TXENA |
RXENA |
INT ENA |
RESET |
||||||
|
|
|
|
|
|
|
|
0 = запрещениез приемн
1 = разрешениез приемни
0 = запрещениез передатчикат
1 = разрешениез передатчикат
0 = запрещениез спящегос го режима
1 = разрешениез спящегос го режима
Выбор режима пробуждения передатчикат
1 = режим пробуждения в зависимостиз в с сти отт SCICCRI ..3
0 = нетт режима пробуждения
Записьсь 0 = Сбросс SCII
Записьсь 1 = возвратз т послес сбросас са
0 = Запрещение прерыванияв при ошибке приемника
1 = Разрешениез прерыванияв при ошибке приемника
[SCI[ I-B Controltr l Registeri t r 1 (SCICTL1)( I ) – 0x007751]] |
|
|
- |
– |
8 - 10 |