5.4 Модуль McBsp многоканального буферированного последовательного порта

5.4.1 Модуль содержит два порта McBSP-А иMcBSP-В, позволяющие реализовать прямой интерфейс с периферийными устройствами типа кодеков.

5.4.2 Особенности портов McBSP:

- дуплексная связь;

- дважды буферированная передача и трижды – прием;

- независимое тактирование и кадровая синхронизация передачи и приема;

- прерывания для CPUи обмен черезDMA;

- 128 каналов для передачи и приема;

- режим многоканальной селекции, позволяющий включение и выключение передачи блоков в каждом из каналов;

- прямой интерфейс со стандартными кодеками (стандарты T1/E1,IOM-2,AC97), устройствами аналогового интерфейса, АЦП и ЦАП, имеющими последовательный интерфейсSPI;

- поддержка внешней генерации тактов и синхронизации фреймов;

- программируемый генератор для внутренней генерации тактов и синхронизации фреймов;

- программируемая полярность сигналов генерации тактов и синхронизации фреймов;

- программируемая длина формата данных: 8, 12, 16, 20, 24, 32 бита;

- компрессия по законам μиА;

- возможность передачи 8-разрядных слов начиная с младшего бита.

Блок-схема порта McBSP и основные связи между его узлами приведены на рис.5.4.

Рис.5.4. Блок-схема порта McBSP

5.4.3 Порт подключается к внешним устройствам посредством 6 линий (перечислены для порта А):

MCLKRA– вход/выход тактов приемника;

MCLKXA- вход/выход тактов передатчика;

MDRA– вход приема последовательных данных;

MDXA- выход передачи последовательных данных;

MFSRA- вход/выход синхронизации фреймов приемника;

MFSXA- вход/выход синхронизации фреймов передатчика.

5.4.4 Принцип действия

CPUилиDMA-контроллер записывают данные, которые необходимо передать, в регистрыDXR1,DXR2. Данные переписываются в сдвигающие регистрыXSR1,XSR2, которые выталкивают их поразрядно через выходMDXх. Аналогичным образом, данные, получаемые через входMDRх, проталкиваются по сдвигающим регистрамRSR1,RSR2, после приема полного слова переписываются в буферные регистрыRBR1,RBR2. Содержимое этих регистров затем копируется вDRR1,DRR2, доступных по чтению дляCPUиDMA. Приемная и передающая части работают независимо, что позволяет осуществлять прием и передачу одновременно. Регистры с окончанием 2 используются при длине слова данных, большей, чем 16 бит.

Между регистрами данных и сдвиговыми регистрами включены устройства компандирования, осуществляющие при необходимости преобразование формата данных перед обменом. Модуль позволяет компандирование (уплотнение и расширение) по μ-закону (стандарт, распространенный в США и Японии, динамический диапазон 2¹³) и А-закону (распространен в Европе, динамический диапазон 2¹⁴). После уплотнения данные передаются 8-разрядными словами.

5.5 Модуль can интерфейса

5.5.1 Модуль содержит два полных контроллера CAN-AиCAN-B. Обеспечивает обмен с повышенной помехоустойчивостью между совместимыми по интерфейсу устройствами.

5.5.2 Основные характеристики:

- соответствует версии CAN2.0В стандарта;

- поддерживает 32 почтовых ящика, каждый со следующими свойствами:

- конфигурируется как приемник или передатчик;

- конфигурируется со стандартным или расширенным идентификатором;

- имеет программируемую маску фильтра;

- поддерживает удаленные фреймы;

- поддерживает от 0 до 8 байт данных;

- 32-разрядный штамп времени на приходящие или отправляемые сообщения;

- защита от приема новых сообщений;

- позволяет динамически программировать приоритет отправляемых сообщений;

- содержит программируемую схему прерываний с двумя уровнями;

- имеет режим экономии энергии;

- программируемое пробуждение на шине;

- автоматический ответ на сообщение об удаленном запросе;

- автоматическая повторная передача фрейма при потере арбитража или ошибке;

- режим самотестирования – работает в режиме петли, получая собственное сообщение, имитирует посылку уведомления.

5.5.3 Модуль использует последовательный коммуникационный протокол со многими ведущими, который эффективно поддерживает распределенное управление в реальном времени, с высокой степенью защищенности и скоростью передачи до 1 Мегабита в секунду.

Протокол поддерживает 4 различных типа передаваемых фреймов:

- фреймы данных от передающего узла к приемному;

- удаленные фреймы, которые передаются узлом по запросу на передачу фрейма данных с тем же идентификатором;

- фреймы ошибки, которые передаются любым узлом при обнаружении ошибки на шине;

- фреймы перегрузки, которые обеспечивают дополнительную задержку между предыдущим и последующим фреймами данных или удаленными фреймами.

Спецификация интерфейса CАN, версия 2.0В определяет два формата, которые различаются длиной идентификатора: стандартный фрейм с 11-битным идентификатором и расширенный фрейм с 29-разрядным идентификатором. Стандартный фрейм данных содержит от 44 до 108 бит, расширенный фрейм данных содержит от 64 до 128 бит. Кроме того, в эти фреймы могут быть вставлены служебные биты до 23 и до 28, соответственно.

Общая длина фреймов может достигать 131 и 156 бит.

Фрейм содержит следующие поля:

- Старт фрейма (1 бит);

- поле арбитража, которое содержит идентификатор и тип посылаемого сообщения (12 или 32 бит),

- управляющее поле, указывающее число байт, содержащихся в передаваемом сообщении (6 бит);

- поле данных длиной до 8 байт;

- поле контрольной суммы (CRC- 16 бит);

- поле уведомления (2 бит);

- поле окончания фрейма (7 бит).

5.5.4 Контроллер СANвключает Ядро протоколаCAN(СРК) и контроллер сообщений.

Задачами СРК является декодирование поступающих сообщений и передача этих сообщений в приемный буфер, а также передача сообщений в шину в соответствии с протоколом.

Контроллер сообщений содержит следующие узлы:

- блок управления памятью, в т.ч. интерфейс с CPU;

- блок управления приемом, в т.ч. фильтрацию;

- блок управления таймером;

- ОЗУ почтового ящика для хранения 32 сообщений;

- регистры управления и статуса.

Контроллер сообщений определяет, должно ли принятое сообщение отброшено или сохранено для использования CPU. Блок управления приемом проверяет состояние, идентификатор и маску у каждого из принятых сообщений для определения соответствующего места в ОЗУ почтового ящика. При инициализацииCPUзадает контроллеру все идентификаторы, используемые в данном приложении.

Контроллер сообщений управляет также отправкой предназначенных для передачи сообщений в СРК в соответствии с их приоритетами. Передаваемые сообщения загружаются в буфер передатчика CPK, который должен начать их передачу, как только освободится шина. Если должно быть отправлено белее одного сообщения, то отправка ведется в соответствии с их приоритетами. Если у двух почтовых ящиков окажется одинаковый приоритет, то первым отправляется сообщение из ящика с большим номером.

Блок управления таймером содержит счетчик времени и проставляет отметку каждому принятому или отправленному сообщению (только в режиме eCAN). Он генерирует прерывание, если сообщение не может быть отправлено или принято в течение разрешенного периода времени.

Для инициации передачи данных в соответствующем управляющем регистре должен быть установлен бит запроса передачи (TPS.n), дальнейшая работа происходит без участияCPU.

ОЗУ размечено в первом периферийном фрейме для хранения сообщений 32 почтовых ящиков, под каждое сообщение отведено 8 байт. Каждый почтовый ящик может быть конфигурирован для приема или передачи сообщений.

Лекция №6 «Интегрированная среда программирования и отладки Code Composer Studio IDE – состав, общая характеристика, настройка (Target and Host Setup), интерфейс пользователя»