Проектирование дешифраторов и шифраторов
Дешифраторы и шифраторы по существу принадлежат к числу преобразователей кодов. С принятием шифрации связано представление о сжатии данных, с понятием деширации-обратное преобразование.
Комбинационная схема, преобразующая поступающий на входы код в сигнал только на одном из ее выходов, называется дешифратором.
В условных обозначениях дешифраторов и шифраторов используются буквы DC и CD (от слов decoder и coder соответственно).
Если количество двоичных разрядов дешифруемого кода обозначить через n то число выходов дешифратора должно быть 2^n.Так как с помощью n-разрядного двоичного кода можно отобразить 2^n кодовых комбинаций, число выходов полного дешифратора равна 2^n. Таким образом, дешифратор содержит число выходов, равное числу комбинаций входных переменных, например, число входов равно 3, то число выходов равно 2**3=8.
Если часть входных наборов не используется, то дешифратор называют неполным и у него Nвых<2^n. В ЭВМ с помощью дешифраторов осуществляется выборка необходимых ячеек запоминающих устройств, расшифровка кодов операций с выдачей соответствующих управляющих сигналов и т.д.
Если входные переменные представить как двоичную систему запись чисел, то логическая единица формируется в том выходе, номер которого соответствует десятичной записи того же числа. Например, A = 1, B = 0, C = 0, D = 1, число 1001 в двоичном коде. В десятичной коде это число соответствует 9, т.е. при данной комбинации входных переменных F9 = 1. Дешифраторы широко используются в качестве преобразователей двоичного кода в десятичный, а также во многих других устройствах.
Функционирование дешифратора описывается системой логических уравнений составленных на основе таблицы истинности.
Одноступенчатый дешифратор(линейный) - наиболее быстродействующий, но его реализация при значительной разрядности входного слова затруднена, поскольку требует применения логических элементов с большим числом входов (равным n+1 для вариантов со стробированием по выходу) и сопровождается большой нагрузкой на источники входных сигналов. Обычно одноступенчатыми выполняются дешифраторы на небольшое число входов, определяемое возможностями элементов применяемой серии микросхем (см. рисунок).
исунок - Схема дешифратора на 3 входа и 8 выходов
В приведенном примере на рисунке дешифратор имеет 3 входа, следовательно максимальное количество выходов будет равно 2^3=8.
Построение дешифратора на основе простых элементов, с помощью таблицы истинности (см. таблицу) и составленных соответственно логических уравнений.
Шифратор (кодер) преобразует сигнал на одном из входов в n-разрядное двоичное число. Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке а, а его условное обозначение – на рисунке б. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD1.1, DD1.2, DD1.3 будут сигналы логических единиц, а на выходе элемента DD1.4 – сигнал логического нуля. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число 0111.
Некоторые из шифраторов снабжаются входом стробирования. Наличие входа стробирования позволяет выделять сигнал в определенный момент времени.
Дешифратор (декодер) преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор n-разряд-ного двоичного числа имеет 2n выходов. Функциональная схема дешифратора на 16 выходов приведена на рисунке а. По такой функциональной схеме построена микросхема К155ИД3. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке б. Для преобразования сигнала необходимо на входы V1 и V2 микросхемы подать сигналы логических нулей.
Пусть на входе дешифратора присутствует двоичное число 1111. В этом случае на всех пяти входах элемента DD1.15 будут сигналы логических единиц, а на выходе этого элемента будет логический нуль. На выходах всех остальных 15 элементов будут сигналы логических единиц. Если хотя бы на одном из входов V логическая единица, то единицы будут на всех 16 выходах.