ЭЛЕКТРОСНАБЖЕНИЕ_2 / ЭЛЕКТРО_Почаевец

любое из своих устойчивых состояний. При входных комбинациях,

когда переключающий сигнал поступает на один вход (сигнал О1 или

1О), триггер переключается или подтверждает существующее состоя­

ние. Если переключающие сигналы подать на оба входа (11 при эле­

ментах ИЛИ..НЕ или 00 при элементах И-НЕ) в схеме может быть нарушен бистабильный режим. Ответная реакция триггера может быть непредсказуемоЙ. Такие комбинации называются заnрещеUllЫ­

.ми, и они не должны допускаться в процессе работы триггера. Синхронный RS-mpиzzep на интегральных элементах получается

из асинхронного при подключении к входам логических элементов

RS-триггера двух схем И-НЕ и одного синхронизирующего входа С (рис. 2.11, в). Логические элементы 3 и 4 образуют ячейку памяти, а 1

и 2 - простейшую схему управления. При отсугствии синхронизи­ рующего сигнала на входе С элемеНТЫ,1 и 2 закрыты, на внyrренних выходах ql и q2 сигнал 1, при этом триrтер находится в режиме хра­

нения информации. Информация с входов R и S может быть переда­

на в триггер только при сигнале 1 на входе С. Входы R и S триггера прямые, а входные сигналы инвертируются элементами 1 и 2. Синх-

ронные RS-триггеры снабжаются вводами Ra и S а для асинхронно­

го управления элементами 3 и 4, что позволяет расширить функцио­

нальные возможности триггеров. При синхронном управлении на

входы Ra и Sа должен подаваться сигнал 1.

В триггерах со статическим управлением возможна неоднократ­

ная смена состояний за время действия синхронизирующего (такто­

вого) импульса. Такой недостаток отсутствует у триггеров с динами­

ческим управлением и двухступенчатых триггеров.

RS-mpuzzep с двухступенчатой или MS-сmрукmуроu представлен

на рис. 2.11, г. Принцип MS-СТРУКТУРbI (master-s1ave, Т.е. управляю­

ЩИЙ и управляемый, ведущий и ведомый) широко применяется при создании триггеров. При сиrнале О на входе С информационные вхо­

ды R и S ведущего ТМ-триггера заперты, и он хранит информацию

от предыдущего такта. Ведомый ТS-триггер, на синхронизирующем входе которого сигнал 1, повторяет состояние ведущей ячейки ТМ.

Если на входе С сигнал 1, то в ТМ-триггер заносится информация со

входов R и S, ведомый триггер блокируется на время тактового им­ пульса на входе С инвертором 1, связывающим входы С триггеров

60

ТМ и TS. По окончанию действия тактового импульса информация

из первой ступени ТМ перезаписывается во вторую TS. Эти RS-триг­

геры широко используются в качестве ячеек памяти в оперативных

запоминающих устройствах (ОЗУ).

Интегральные JK-mpuzzepw обладают универсальными функцио~ нальными возможностями. При всех значениях входного сигнала, кроме 1на входах Jи К, они действуют подобно рассмотренным выше RS-триггерам (вход J играет роль S-выхода, а вход К - роль R-BXO" да). Входной сигнал, приходящий на входы J и К одновременно, не нарушает бистабильный режим. Для реализации этого свойства в JK-

триггере используются сиrnалы обратной связи с выходов Q и Q

для блокировки одного из информационных входов в зависимости

от состояния триггера в предыдущем такте.

Базовая схема такого JК-триггера (рис. 2.12, а) вьmолнена на осно­

ведвух синхронных RS-триггеров L1-L4 (М-триггер), L5--L8 (S-триг­

гер). Нетрудно убедиться, что сигнал 1 на входах S (установка в1) и R (сброс вО) проходят только, если одновременно присугствует сигнал 1

и на входе С (См' Cs)' При сигнале 1 на входе СМ М-триггер прини­

мает состояние, зависящее от сиrnалов на входах J и К. Инверторы

L5 и L6 при этом закрыты сигналом О, поступающим с инвертора

к

Рис. 2.12. Принципиальная схема (а), временная диаграмма работы (6) ~ функ­

циональная схема (в) двухступенчатого синхронного JК-триггера

61

L9. При сигнале О на входе См закрыты L1 и L2, а состояние L5, L6 и

Swтриггера зависит от сигналов, поступающих с М-триггера, Т.е. про­

исходит перезапись информации с М- в S-триггер.

Допустим, что в исходном положении оба триггера находятся в

состоянии О, при этом на инверсных выходах Q и QI будет сигнал 1

(высокий потенциал), а на прямых выходах Qи Ql - силrал О (низкий

потенциал). С выхода Q S-триггера на ВХО,( L2 поступает сигнал О, запирающий L2 независимо от сигнала на его входе К.

Теперь допустим, что на входы J и С поступает 1, а на вход К­ сигнал О. Элемент L1 открывается и на его выходе появляется О,

М-триггер переходит в состояние 1 (сигнал 1 на выходе Ql). Эле­

менты L5 и L6 при этом закрыты сигна:пом О с инвертора L9, S-триг­

гер сохраняет состояние О. Если теперь на вход С поступает сигнал О, то инверторы L 1 и L2 закрываются, а сигнал 1 с выхода L9 поступает на L5 и L6. На входах L5 совпадают сигналы 1, что приводит К его ОТКРЫТИIО. Сигнал О с выхода L5 поступает на L7, S-триггер пере..

КЛIочается в состояние 1.

Аналогично триггер работает при поcтyrшении сигнала 1 на входы

С и К, а на вход J - сигнала О. Если на входах J и К одновременно присутствует сигнал 1, то ПО входу С триггер работает как счетный: при первом тактовом импульсе он переходит в состояние О, при вто­ ром в - 1, далее процесс повторяется. Диагра..\fма работы JК-триггера приведена на рис. 2.12, б, его функциональная схема на рис. 2.12, в.

D..mpuzzepbI с динамическUJН управлением MOryr быть выполнены на базе нескольких RS-триггеров (рис. 2.13, а). Такой триггер состоит из трех RS-триггеров: основного на элементах L5 и L6; двух вспомога­ тельных на элементах Ll, L2 и L3, L4, образующих схему управления.

Переключение D-триггера происходит на переднем фронте такто­

вого импульса, поступающего на СИНХРОНИЗИРУЮlЦИй вход С. Инфор­

мация на вспомогательные триггеры записывается, когда на входе С сигнал О. При этом инверторы L2 и L3 принудительно заперты, а внут­ ренняя связь между вспомогательными триггерами разорвана. С ин­ верторов L2 и L3 на входы элементов L5 и L6 основного триггера по­ ступают сигналы 1, при этом триггер сохраняет предьщущее состоя­ ние. Состояние инверторов Ll и L4 зависит от сигнала на входе D.

При сигнале О на нем инвертор L4 закрыт, а L] - открыт (рис. 2.13, 6).

62

Рис. 2.1 З. flринципиальная схема (а), временная диаграмма работы (6) и функ­

циональная схема (в) D-триггера с динамическим управлением

При сигнале 1, наоборот, L4 - открыт, так как на его второй вход поступает сигнал 1 с инвертора L3, а инвертор Ll закрыт. При по­

ступлении на вход С сигнала 1 оба вспомогательных триггера уста­

навливаются в положение, при котором Ll и L4 сохраняют свое пре­ жнее состояние. Выходной триггер переключается в новое состояние сигналами с L2 и L3.

После переключения триггера на переднем фронте синхронизи­ рующего импульса, поступающего на вход С, оказывается выклю­ ченным из работы вход D в результате действия связей между вспо­ могательными триггерами. Если после сигнала 1 на входе С схема зафиксировалась в состоянии, при котором открыт инвертор L2, то инверторы Ll и L3 закрыты независимо от состояния L4, а значит, и от сигнала на входе D. Если схема зафиксировалась, когда L3 от­ крыт, то L4 будет закрыт при любом сигнале на входе D.

ДЛЯ любой работы триггера необходимо, чтобы сигнал на ~xoд D

поступал несколько раньше, чем сигнал 1 на вход С.

63

При асинхронном управлении состояние выходного триггера за­

висит от того, на какой вход подан сигнал О. Асинхронный сигнал подается также на элементы управляющих триггеров так, чтобы под­

тверждалось состояние выходного триггера. Например, при сигнале

О на входе S блокируется инвертор L 1 в течение тактового импуль­

са и на выходе инвертора L2 формируется О, который в свою очередь блокирует инвертор L3.

2.4. Счerч:и:ки. ИМПУЛЬСОВ

Счетчики импульсов предназначены для подсчета импульсов, по­

ступивших на вход, и фиксации их числа, которое отождествляется с некоторым числовым кодом. В счетчиках используются числовые коды с различными основаниями счета т. Иаиболее часто применяют коды

двоичные (т = 2), четверичные (т = 4), восьмеричные (т = 8), десятич­

ные (т = 10) и Т.д.

Общее число состояний счетчика N (модуль счета) определяется по формуле

(2.1)

где n - число разрядов счетчика.

Чтобы отображать все символы числового кода, каждый разряд

счетчика должен иметь столько же состояний, сколько цифр в ис­ пользуемой для кодирования системе счисления. Выходы одноразряд­

ного счетчика, его состояния и цифры обозначаются О, 1,2, ..., т - 1.

Символом счетчика на схемах служат буквы СТ (рис. 2.14). Если сиг­

нал 1 присутствует на выходе О, значит счетчик находится в исход-

64

дого следующего импульса) и вычитающими (их показания умень­

шаются на единицу). Реверсивные счетчики могут работать одновре­

менно как суммирующие и как вычитающие и являются по сути ком­

бинациями суммирующих и вычитающих счетчиков. Переключение с прямой работы на обратную (со сложения на вычитание) в ревер­

сивном счетчике осуществляется автоматически с помощью специ­

альных схем.

Двоичные счетчики обычно выполняются на основе JK и D-триг­

геров и имеют выходной код в двоичной системе счисления. Модуль

счета двоичного счетчика N = 2n (n - число триггеров в счетчике). На рис. 2.15 J а представлена функциональная схема асинхронно­

го трехразрядного двоичного счетчика импульсов с последователь­

ным соединением JK-ТРИIТеров (см. рис. 2.1 О) и комбинированными входами Ти R (вход S не используется). Импульсы поступают на счет­

ные входы Т, которыми соединены триггеры. Входы R триггеров со­

единены между собой и служат для сброса триггеров в состояние О. Пусть в исходном положении все триггеры находятся в состоя­

нии О (рис. 2.15, 6). При поступлении на Т-вход первого импульса

триггер Тl переключится в состояние 1 и на его выходе Ql появится

Т-ВХО

Установка в О

б

Т-вход

Тl О

т2 О

t

тз о

Рис. 2.15. Функциональная схема (а) и временная диаграмма работы (6) трех­

разрядного двоичного счетчика

65

отрицательный потенциал. Код на выходе счетчика 001. Входной кон­

денсатор второго триггера перезарядится, и триггер тем самым под­

готовится к переключению. С приходом на вход счетчика Т второго импульса триггер Тl переключится в состояние О, потенциал на его вы­

ходе повышается до +Ек, В результате чего заряженный входной кон­

денсатор начнет разряжаться на базу открьrrого транзистора триггера

Т2, и последний переключится в состояние 1 (код на выходе счетчика

010). Таким же образом происходит переКЛIочение счетчика при поступ­

лении на его вход последующих импульсов. После отсчета семи импуль­

сов (код 111) счетчик на восьмом импульсе вернется в исходное состоя­

ние 000. Кодовые комбинации счетчика приведены в табл. 2.5.

Рассмотренный счетчик является суммирующим. Однако если в

схеме рис. 2.15, а соединить последовательно не прямые выходы 1, а

инверсные - О, то счетчик будет работать как вычитающий.

Начальное состояние всех трех триггеров при снятии потенциа­

лов с инверсных выходов - 111 (семь в десятичной системе). Посту­ пающий на Т-вход импульс переводит триггер Т1 в состояние О при неизменном состоянии остальных триггеров, в счетчик будет запи­ сано двоичное число 110 (шесть в десятичной системе). При поступ­

лении на Т-вход счетчика еще одного импульса число, записанное в

нем, уменьшится еще на единицу в соответствии с табл. 2.6.

В сиllХРОllllЫХ счетчuках счетный сигнал Т подается одновремен­

но на входы синхронизации С триггеров всех разрядов (рис. 2.16, а).

На входы J, к первого триггера подается сигнал «1». При поступле-

66

Таблица 2.6

Матрица СОСТОЯIIИЙ и кодовых комбииаций вычитающего двоичиого

счетчика

нии на общий вход сигнала 1 информация о состоянии триггеров

предварительно запоминается, а вводится при сигнале О на входе Т.

При работе счетчика в суммирующем цикле в цепях переноса инфор­ мации используются прямые выходы Ql, Q2, QЗ. Временная диаг­ рамма синхронного счетчика (рис. 2.16, б) практически совпадает с

диаграммой счетчика на рис. 2.15, б.

АCUllХРОllJlЫЙ двоичный счетчик па Т-триггерах приведен на рис. 2.17.

Входы R-триггеров счетчика подключаются к шинке «Сброс» и исполь­

зуются для перевода триггеров в исходное состояние О. Принимаем в

качестве числового кода комбинации логических сигналов на прямых выходах Q3, Q2, Q 1. В исходном состоянии все суммирующиие тригге­ ры находятся в состоянии логического нуля и комбинация сигналов на

выходах 000. Для связи триггеров использованы инверсныевыходы Q,

поэтому на информационных входах Твторого т2 и третьего ТЗ триг­

геров - логические единицы.

12345678

Рис. 2.16. Функциональная схема (а) и временная диаграмма работы (6) трех­

разрядного синхронного счетчика на JК-триггерах с MS-СТРУJ<:ТYрой

67

Рис. 2.17. Функциональная схема (а) и временная диаграмма работы (6) трех­

разрядного аСИНХРОН:fЮГО счетчика на Т-триггерах

Первый импульс на входе счетчика переключает триггер Т1 в

состояние 1. На его инверсном выходе появляется сигнал О, триггер Т2 сохраняет свое состояние О, следовательно, триггер ТЗ также ос­

тается в состоянии О. На выходах QЗ, Q2, Ql комбинация 001. Вто­

рой импульс возвращает первый триггер в состояние О, па его ин­

версном выходе формируется сигнал переноса информации, и триг­

гер Т2 переключается в состояние 1, на выходе счетчика - 010. Дальнейшая работа протекает аналогично. Комбинации на выхо­

дах счетчика при поступлении на его вход Т импульсов соответ­

ствует приведенным в табл. 2.5.

Для перехода к вычитающему счетчику достаточно в цепи пере­

носа заменить инвертирующий выход прямым. Работу вычитающе­

го счетчика иллюстрирует табл. 2.6.

Двоичные счетчики с обраmuыми связями являются наиболее эко~

номичными по количеству используемых триггеров. Двоичный счет­

чик, содержащий четыре триггера, имеет 16 состояний. Используя 1О из них, можно отображать цифры десятичной системы О, 1, 2, ..., 9.

Двоичные счетчики могут быть обращены в lIедвоичные с моду­ лем счета Nсч ::: 2 введением дополнительных логических связей. Число разрядов n выбирают таким, чтобы двоичный счетчик обес­ печивал ближайшее большее число состояний, чем заданное. Так для

получения десятичного счетчика, считающего в двоично-десятичном

коде, нужно использовать четыре двоичных разряда. При этом счет­

чик имеет число кодовых комбинаций N::: 16, из которых 10 будут

использоваться для кодирования цифр десятичной системы.

двои'ffiо-десятичный счетчик на JК-1рштерах прив~ен на рис. 2.18, а.

для исключениядополнительных лоrnческих элементов в схеме исполь­

зован триrтeр, имеlОЩИЙ несколько J входов, объединенных логичес­

кой операцией И. При поступлении на вход С первых 7 импульсов счет-

68

а

б

С

t

Рис. 2.18. Функциональная схема (а) и временная диаграмма работы (6) двоич-

но-десятичного счетчика на JК-триггерах

чик работает как рассмотренный ранее двоичный асшlxронный. В со­

стоянии Т (О111) на вход J четвертого разряда поcryпают две единицы

из второго и третьего разрядов (выходы Q2 и Q3), при счете 8 поступает

сигнал с Ql на его вход С, триггер переключается в состояние 1. Логи­

ческий нуль с его инве~ного выхода поступит на вход J второго разря­ да, удерживая второй и третий разряды в состоянии О. При счете 9 пере­ ключится только триrтер первого разряда, На выходах триггеров будет комБИllаrщя 1001. При этом четвертый триггер подготавливается к пе­ реключению в состояние О, десятый импульс приведет к сбросу в состо­

яние О триггеров первого и четвертого разрядов, счетчик вернется в ну­

левое состояние, на выходах комбинация 0000. Процесс переключений

счетчика предcraвлен на временной диаграмме (рис. 2.18, 6).

BpeMeHHbIe диаграммы также наглядно убеждают, что СЧе1Чики им­

пульсов одновременно являются делител.я:ми частоты. У каждого пос­

ледyIощего триггера период переключений в два раза больше, чем у предыдущего, а у первого - в два раза больше периода входного сиг­

нала, так Тз = 2Т2, Т2 = 2Т1, Т1 = 2Т(см. рис. 2.15, 6). Частота же пере­

кmoчений COOTвeтC'IвeHHO уменьшается в два раза у каждого следующего тpmтepa по сравнению с предьщущим. Дейсгвительно, если частота им­

пульсов на входе первого тpmтepa != l/Т, то на его выходе!! = jl2, на

выходе второго12 =/1/2 = jl4, третьего1з =12/2 =/1/4 = jl8 и т.д"

69