2. Временная диаграмма работы асинхронного «rs» триггера.

Работу триггера можно иллюстрировать не только при помощи таблицы переходов, но и при помощи временной диаграммы, которую можно построить исходя из принципов функционирования асинхронного RS-триггера. Для этого необходимо рассмотреть не функциональную схему, а принципиальную схему RS-триггера (рис. 1.1в).

Предположим, в исходный момент времени t=0 было подключено питание к триггеру и он установился в состояние «0», на выходе Q в нулевой момент установилось низкое значение напряжения +0,2 В, а на выходе Q –высокое +5 В (рис. 1.2.).

R

S t

t

Q

t

Q

0 t₁ t_ф t₂ t_ф t₃ t₄ t

Рис. 1.2. Временная диаграмма работы

асинхронного RS-триггера на элементах «ИЛИ-НЕ»

На первом интервале от 0 до t₁ в соответствии с табл. 1.1 на входы R и S подается низкое напряжение +0,2 В (R=S=0). Эти нулевые сигналы через диоды Д₁ и Д₂ подаются на базы транзисторов Т₁ и Т₂. Транзистор Т₁ на интервале 0–t₁ находится в открытом состоянии, поэтому нулевое значение сигнала R=0,2 В, поступающее на базу транзистора Т₁, не изменит его состояния, а высокое значение напряжения, которое подается с коллектора транзистора Т₂ через конденсатор С₂, также будет поддерживать открытое состояние транзистора Т₁. Низкое значение входящего сигнала S=0,2 В, поступающее через диод Д₂ на базу транзистора Т₂, ниже порогового значения напряжения транзистора и не в состоянии открыть транзистор Т₂. Сигнал, поступающий с коллектора открытого транзистора Т₁ через конденсатор С₁ и имеющий низкое значение 0,2в, также не создаст условий для перехода транзистора Т₂ в открытое состояние. Таким образом, после подачи комбинации сигналов R=S=+0,2 В транзистор Т₁ останется в открытом состоянии, а транзистор Т₂ – в закрытом, т. е. в интервале от 0 до t₁ триггер не меняет свое состояние «0». В момент времени t₁ осуществляется изменение комбинации сигналов на входах R и S: на входе R остается значение 0,2 В, а на вход S подается высокий потенциал +5 В ( 2-я строка табл. 1.1). Высокий уровень напряжения, подаваемый по входу S через диод Д₂ поступает на базу транзистора Т₂ . Возникает ситуация, когда потенциал базы становится более положительным, чем потенциал эмиттера, транзистор Т₂ начинает открываться. Открытие транзистора происходит не резко, а постепенно за время фронта t_ф (рис. 1.2.), что, в свою очередь, приведет к падению потенциала на коллекторе транзистора Т₂. Это падение потенциала через конденсатор С₂ будет передаваться на базу транзистора Т₁. Транзистор Т₁ начнет постепенно закрываться, а потенциал на его коллекторе расти. Эти процессы протекают параллельно, причем постепенное открытие транзистора Т₂ приводит также к постепенному закрытию транзистора Т₁. Через время t_ф транзистор Т₁ окончательно закроется, а транзистор Т₂ откроется, и триггер перейдет в состояние «1». В момент времени t₂ происходит смена сигналов на входах R и S в соответствии с 3-й строкой табл. 1.1. На вход триггера R подается высокий уровень напряжения +5 В (значение «1»), а на вход S – низкий уровень напряжения +0.2 В (значение «0»). При такой комбинации входных сигналов схема поведет себя следующим образом: высокий уровень напряжения +5 В, подаваемый на вход R, начнет открывать закрытый транзистор Т₁. Низкий уровень напряжения +0,2 В, через диод Д₂ поступает на базу открытого транзистора Т₂ и не изменит его состояния. Открытие Т₁ приведет к уменьшению потенциала на его коллекторе, которое будет передаваться через конденсатор С₁, на базу открытого транзистора Т₂, который постепенно начнет закрываться. Происходит протекание тех же параллельных лавинообразных процессов, что и предыдущем случае. Через время t_ф транзистор Т₁ окончательно откроется и на его коллекторе сформируется низкий уровень напряжения +0,2 В, а Т₂ закроется и на его коллекторе сформируется высокий уровень напряжения +5 В. Триггер перейдет в состояние «0». Общим для интервалов t₁–t₂, t₂–t₃ является то, что через время t_ф транзисторы устанавливаются состояния: один закрыт, а другой обязательно в это время открыт.

В 4-й строке табл. 1.1 представлена комбинация входных сигналов S=R=1, которая для данного типа триггеров является запрещенной. Запрет на подачу сигналов такой комбинации объясняется тем фактором, что в этом случае оба транзистора Т₁ и Т₂ перейдут в открытое состояние, поскольку на их базах будет потенциал более положительный, чем на эмиттерах. В результате открытого состояния обоих транзисторов на выходах Q и Q будут сформированы сигналы низкого уровня напряжения +0,2В, соответствующие значению логического «0», т. е. на выходах Q и Q будут нули. Данная комбинация выходных сигналов не является определенной и устойчивой, так как после снятия комбинации входных сигналов S=R=1 триггер с вероятностью 50% может перейти как в состояние «0», так и в состояние «1». Именно по этой причине подача двух сигналов со значением «1» на входы R и S триггера, построенного на элементах «ИЛИ-НЕ», одновременно является запрещенной. Подробное описание функционирования асинхронного RS-триггера, приведенное выше, дает основание сделать вывод о том, что триггер действительно является физическим аналогом одного двоичного разряда, поскольку одно из устойчивых состояний со значением напряжения +5 В на прямом выходе триггера Q закрепляется за состоянием «1», а другое со значением напряжения +0,2 В – за состоянием «0.

Таблица переходов (табл. 1.1) может быть также подтверждена на основании рассмотрения функционирования RS-триггера по его функциональной схеме (рис. 1.1а). При подаче первой комбинации входных сигналов R=S=0, необходимо исходить из его исходного состояния. Если предположить, что исходное состояние триггера было «1», то тогда на нижнюю схему «ИЛИ-НЕ» будут поступать сигналы «1» и «0» и на выходе Q будет «0». Два «0» на верхней схеме «ИЛИ-НЕ» обеспечат «1» на выходе Q, т. е. условие «хранения» информации выполняется. При исходном состоянии «0» на входах нижней схемы «ИЛИ-НЕ» будут два значения «0», что приведет к формированию сигнала «1» на ее выходе. На входах верхней схемы «ИЛИ-НЕ» в то же самое время будет комбинация сигналов «0» и «1», что, в свою очередь, обеспечит формирование сигнала «0» на выходе Q, т. е. условие «хранения» информации также выполняется. Комбинация входных сигналов в соответствии с второй строкой табл. 1.1 приведет к формированию сигнала «0» на выходе Q, что, в свою очередь, обеспечит наличие двух «0» на входах верхней схемы «ИЛИ-НЕ» и формированию сигнала «1» на выходе Q. Обратная комбинация входных сигналов в соответствии с 3-й строкой той же таблицы приведет к ситуации, когда поступление «1»-ого сигнала на вход верхней схемы «ИЛИ-НЕ» приведет к формированию на ее выходе сигнала «0», а на нижней – «1». Подача комбинации входных сигналов R=S=1, приведет к формированию «0»-ых сигналов на выходах Q и Q. Ранее подобная ситуация рассматривалась, она является неопределенной, а в связи с этим и запрещенной. Таким образом, доказана справедливость таблицы переходов на примере принципиальной и функциональной схем электронного RS-триггера.