5. 2. Логический элемент и – не транзисторно-транзисторной логики (ттл)

Простейший элемент И - НЕ показан на рис.5. 3. Он состоит из двух частей: элемента И на многоэмиттерном транзисторе Т₁ и элемента НЕ на транзисторе Т₂. Три эмиттерных перехода Т₁ , подключенных к входу элемента, выполняют функции входных диодов (Д₁, Д₂,Д₃) в схеме ( рис.5. 1 ).

Рис..5. 3. Принципи- альная схема элемента И-НЕ транзисторно-транзисторной логигики.

По сравнению с ДТЛ-элементами элементы ТТЛ обладают более высоким быстродействием. Элемент выполнен по технологии интегральных микросхем , поэтому он не содержит реактивных элементов. Рассмотрим принцип работы подобных схем. Если на все входы подать напряжение U¹, то все эмиттерные переходы Т₁ сместятся в обратном направлении . Потенциал базы транзистора Т₁ будет больше потенциала коллектора. Переход база - коллектор будет смещен в прямом направлении за счет источника +E_к . Транзистор Т₁ будет в инверсном режиме , транзистор Т₂ - в режиме насыщения . Коллекторный ток транзистора Т₁ втекает в базу транзистора Т₂ , оставляя последний в режиме насыщения. Таким образом, на выходе будет напряжение низкого уровня U⁰, т. е. логический 0. Если на один из входов подано напряжение U⁰, то потенциал базы транзистора Т₁ , станет выше потенциалов эмиттера и коллектора , поэтому Т₁ окажется в режиме насыщения и ток базы замкнется через эмиттерные переходы и не поступит в его коллектор , а следовательно , и в базу Т₂ . Поэтому транзистор Т₂ будет закрыт , а на его выходе — напряжение высокого уровня ( логическая 1 ) . Таким образом, элемент выполняет операцию И - НЕ.

5.3. Логический элемент или - не n-канальной моп-транзисторной логики ( моптл )

В логических схемах на полевых транзисторах используют только

МОП-транзисторы с диэлектриком SiO. Основные преимущества схем на МОП -транзисторах по сравнению с другими схемами - высокая степень интеграции и повышенная помехоустойчивость.

Рассмотрим схему ИЛИ - НЕ на МОП-транзисторе с индуцированным

Рис.5. 4. Элемент

ИЛИ-НЕ МОПТЛ

n-каналом (рис.5.4). В отличие от рассмотренных ранее схем, в ней вместо нагрузочного резистора r_к имеется МОП-транзистор (на схеме рис.5 .4 он обозначен Т_к ). Это связано с тем , что нагрузочный резистор сильно увеличил бы площадь схемы . Логические транзисторы Т₁ и Т ₂ включены параллельно. Входное напряжение на каждом из них равно напряжению

затвора, выходное напряжение равно напряжению стока. Если на оба входа подать напряжение меньше порогового (соответствующее логическому нулю) , то транзисторы Т₁ и Т₂ окажутся закрытыми , а ток стока — практически равным нулю. При этом ток стока нагрузочного транзистора Т_к тоже будет равен нулю. Поэтому на выходе установится напряжение, близкое к напряжению источника питания Е_с и соответствующее логической 1.

Если на вход хотя бы одного транзистора подать напряжение, превышающее пороговое (соответствующее логической 1) , то этот транзистор откроется и появится ток стока. Тогда на выходе схемы будет напряжение , значительно меньшее порогового , что соответствует логическому 0. Следует отметить, что схемы на МОП-транзисторах менее быстродействующие , чем на биполярных . Это связано со скоростью перезарядки выходной емкости , которая весьма значительна.

.