12.2 Циклы обращения к магистрали.

Процессы передачи информации по магистрали называются циклами обращения к магистрали. За один цикл передается один байт или одно машинное слово. Существуют несколько типовых циклов обращения к магистрали:

- чтение памяти и запись в память;

- при изолированном вводе/выводе - чтение порта ввода и запись в порт вывода;

- чтение памяти программ (для архитектуры Гарвардского типа).

В зависимости от числа типовых циклов обращения к магистрали шина управления СВ должна содержать соответствующее число линий для синхронизации и управления процессами обмена. К типовому набору сигналов управления относятся:

СLС - сигнал синхронизации;

- сигнал чтения;

- сигнал записи;

/IО - выбор пространства памяти или ВВ;

СОD - выбор памяти программ.

Для отражения состояния шин во времени (передача информации, неопределенное состояние, неустановившееся состояние, высокоимпедансное состояние -z), а также последовательности работы различных устройств МПС используют временные диаграммы изменения сигналов.

Пример диаграммы, отражающей различные состояния шины , приведен на рис. 12.5.

Рис.12.5

Интервалу времени t<t₀ соответствует неопределенное состоя-ние шины; интервалам [t₀ ,t₁ ], [t₂ ,t₃ ], [t₄ ,t₅ ], [t₆ ,t₇ ] -неустановившееся состояние линий (процессы переключения); интервалам [t₁ ,t₂ ],[t₃ ,t₄ ],t>t₇ – соответствует состояние, при котором информация на линиях установлена; на интервале [t₅,t₆] - линии шины находятся в высоко-импедансном состоянии.

Причинно-следственные связи между сигналами на временных диаграммах отражают при помощи специальных стрелок.

Примеры временных диаграмм передачи данных по трехшинной магистрали приведены на рис.12.6. и по двухшинной магистрали - на рис.12.7.

Рис 12.6.

Рис.12.7.

Из представленных временных диаграмм следует, что периферийные модули, к которым происходит обращение МП (память) успевают отреагировать на стробы RD и WR. В этом случае говорят о синхронном режиме работы магистрали, который обеспечивает безусловную передачу данных со скоростью, определяемой МП.

Для организации надежного обмена данными с медленными периферийными устройствами в состав шины управления вводят специальную линию "подтверждения обмена" ХАСК. При этом МП, в каждом цикле обмена перед снятием активных уровней сигналов RD или WR, проверяет линию ХАСК, контролируя установку внешним устройством Exchange Acknowledge сигнала подтверждения обмена. При наличии подтверждения обмена МП начинает выполнение другой команды, в противном случае он переходит в состояние ожидания, в котором периодически (с периодом следования импульсов СLК) тестирует линию ХАСК до момента появления на ней сигнала подтверждения обмена. Организованный таким образом обмен называется асинхронным режимом работы системной магистрали.

Диаграмма сигналов, соответствующая асинхронному режиму работы системной магистрали приведена на рис. 12.8.

12.3 Примеры архитектур системных магистралей современных мпс.

Рассмотренные архитектуры системных магистралей являются достаточно абстрактными. Архитектуры реальных систем включают, как правило, целый набор магистралей (шин). В качестве примера рассмотрим архитектуру ПК, которая включает:

- локальную шину (L), непосредственно связанную с микропро-цессором ;

- шину памяти (М), к которой подключаются микросхемы основной памяти;

- системную шину, к которой подключаются внешние периферийные устройства, такие как терминал, накопители НМД, НГМД;

Рис.12.8.

- шину внутренних программируемых устройств (Х), к которой подключаются внутренние программируемые микросхемы, такие как контроллер клавиатуры, таймеры и т. д.;

В этом случае архитектура МПС может быть представлена в виде, изображенному на рис.12.9.:

Рис.12.9.

Рассмотренная выше шинная организация МПС не является оптимальной с точки зрения обеспечения высокой производительности МПС. Дело в том, что с ростом тактовой частоты микропроцессора процедура обращения к памяти становится самым “узким” местом системы, сдерживающим рост ее производительности. Из рассмотренной структурной схемы МПС следует, что когда МП читает, например, из памяти, воздействие (адрес и команда) с локальной шины попадает на системную шину, и только затем на шину памяти. После этого данные из памяти опять-таки попадают на системную шину, а с нее - на локальную. Приведенная архитектура была характерна для ПК типа IBM PC/XT.

В следующем примере рассмотрена шинная организация реальной МПС ( ПК модели IBM PC/AT с КЭШ - памятью) свободная от указанных выше недостатков (рис.12.10).

Рис.12.10.

Основная оперативная память выделяется в особую подсистему и доступ к ней осуществляется не через системную шину, а параллельно с доступом системной шине при помощи обычного шинного формирователя. Шинный формирователь в данном случае обеспечивает двунаправленную передачу данных и осуществляет электрическое согласование локальной шины МП ядра и шины памяти.

Для дальнейшего ослабления требований по времени доступа к основной оперативной памяти в структурную схему IBM PC/AT введена КЭШ-память (статическая память с малым временем доступа). Объем ее от 8 до 128 кбайт. При объеме КЭШ-памяти в 64 кбайта вероятность того, что необходимая МП информация окажется в ней, составляет 95-98 %. Эффективность КЭШ-памяти становится значительной на частотах выше 20 МГц, т.к. в этом случае потери производительности из-за задержек доступа к ОП очень чувствительны.

При этом на локальной шине, кроме микропроцессора и сопроцессора, появляется контроллер управления КЭШ-памятью. Системные и локальные шины ПЭВМ типа IBM стандартизованы.

В компьютерах PC/AT на базе МП i80268, используется шина ISA (Industry Standart Architecture).

В ПЭВМ на базе i80386 и i486 используеся шина EISA (Extended Industry Standart Architecture).

Основные характеристики шины ISA:

- тактовая частота 8 Мгц;

- 16-разрядная шина данных;

- 24-разрядная шина адреса, обеспечивающая прямую адресацию 16 Мбайт системной памяти;

- 15 линий аппаратных прерываний;

- 7 каналов DMA (прямого доступа к памяти).

Основные характеристики шины EISA:

- 32 разряда передачи данных;

- 32 разряда шины адреса (прямая адресация Гигабайтного прост-ранства);

- 7 каналов DMA;

- тактируемая частота 8-10 МГц.

Локальные шины стандартизованы в меньшей степени. Однако в последнее время также появились две стандартные локальные шины: VL-us и PCI. Основным назначением локальной шины является увеличение быстродействия ПЭВМ, позволяя таким периферийным устройствам, как видеоадаптеры и контроллеры накопителей, работать с тактовой частотой до 33МГц и выше.