11.3. Корпуса модулей зу.
ЗУ поступают потребителям в нескольких разновидностях: в виде отдельных микросхем, либо в виде готовых модулей.
Микросхемы , как правило, выпускаются в корпусе с двухрядным расположением выводов типа DIР (Dual In Line Package).
Распространенной разновидностью корпусов ОЗУ является модуль с однорядным расположением выводов типа SIММ (Single In Line Memory Module). SIММ обычно содержит целый набор микросхем ОЗУ, спаенных на одной плате, имеет особый торцевой соединитель, который предназначен для подключения к разъему (слоту) шины компьютера.
Другим распространенным типом корпуса модулей ОЗУ является SIР/SIPP ( Single In Line Pin Package) также является платой с однорядным расположением выводов, похожий на SIММ. Отличается тем, что вместо торцевого соединителя он имеет штырьковый разъем.
Микросхемы ПЗУ выпускаются в корпусах типа DIР, либо в корпусах типа ТSОР (Small Outline Package)(тонком малогабаритном корпусе).
Наиболее распространенные в настоящее время значения емкости микросхем памяти составляют: 256 Кбит, 1 Мбит, 4 Мбит и, соответственно, для модулей памяти - 256 Кбайт, 1 Мбайт, 4 Мбайта.
11.4. Наращивание объема и разрядности памяти, построенной на полупроводниковых зу.
Для построения памяти требуемого объема подключают параллельно несколько БИС ОЗУ, увеличивая тем самым либо число слов, либо их длину.
На рис.11.2. представлен вариант построения памяти V=4096*4 построенный на БИС с объемом 1024*4 бит. В рассматриваемом примере, при увеличении объема ОЗУ, число адресных бит увеличивается на два. Выборка одного их 4-х ОЗУ производится с помощью дешифратора, выходы которого связаны с управляющими входами СS используемых БИС.
Рис.11.2.
Сигнал на входах
/WR управляет режимом работы (чтение/запись).
Возможность такого объединения схем обеспечивается благодаря трехстабильным выходам микросхем ОЗУ.
Полученный модуль ОЗУ может быть использован в качестве базового для увеличения длины слова ЗУ (рис.11.3.).
Рис.11.3.
Т.о. с помощью 8 БИС ОЗУ с организацией 1024*4 получено ОЗУ объем которого составляет 4096 байт.
Лекция № 12 организация магистралей мпс.
План лекции
1. Определение магистралей МПС.
2. Типы магистралей МПС.
3. Циклы обращения к магистрали.
4. Примеры архитектур системных магистралей современных МПС
12.1 Типы магистралей мпс.
Набор шин МПС представляет собой внутрисистемную магистраль (шину), в общем случае в ее состав входят:
- шина данных DВ (Dаtа Вus), по которой производится обмен данными между МП, памятью и подсистемой ВВ (двунаправленная);
- шина адреса АВ (Аddrеss Вus), используемая для передачи адресов ячеек памяти и портов ВВ, к которым осуществляется обращение (однонаправленная);
- шина управления СВ (Соntrоl Вus), по которой передаются сигналы управления обменом информацией и работой МПС в целом.
В зависимости от организации внутрисистемной магистрали рассматривают МПС с трехшинной и двухшинной магистралями.
Структурная схема МПС с трехшинной магистралью приведена на рис.12.1.
Рис.12.1
С целью сокращения ширины магистрали (уменьшение количества линий) шины адреса и данных в МПС совмещаются. Передача по совмещенной шине адреса/данных АD (Аddress/Dаtа Вus) адресов и данных разделена во времени. Кроме того, этап передачи адресной информации стробируется (сопровождается) специальным сигналом ALE (Addres Latch Enable), который включен в состав СВ. Пример структурной схемы МПС с двухшинной магистралью приведен на рис. 12.2.
Рис.12.2.
Для фиксации адресной информации могут использоваться два способа. Первый состоит в том, что каждый модуль МПС с двухшинной магистралью, содержит локальный адресный регистр RG, который используется для запоминания адресной информации по срезу сигнала ALЕ (рис.12.3).
Рис.12.3.
Для фиксации адресной информации может быть использован и один общий регистр, в результате МПС с двухшинной магистралью преобразуется в МПС с тремя раздельными шинами (рис.12.4).
Рис.12.4.