
Потехин / ВТиИТ Компаратор дод
.doc
Федеральное агентство по образованию Российской Федерации
ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ
(ТУСУР)
Кафедра телевидения и управления
(ТУ)
ОТЧЁТ
Лабораторная работа по дисциплине «ВТиИТ»
СХЕМА СРАВНЕНИЯ (КОМПАРАТОР)
Выполнили: студенты гр. 1В5
_____________ Михелев А.А.
_____________ Метлин А.А.
_____________ Мунькин В.В.
Проверил:
преподаватель каф. ТУ
______________ Потехин В.А.
2007
1 Цель работы
Собрать простейшую схему, осуществляющую сравнение двух четырёхразрядных чисел, и на практике ознакомиться с алгоритмом её работы.
2 Описание экспериментальной установки
Принципиальная схема устройства приведена на рисунке 2.1. Она включает в себя схему сравнения D1 и схемы выбора одного из двух чисел D2 и D3.
Рисунок 2.1 – Принципиальная схема компаратора |
Схема сравнения D1 представляет собой комбинационную схему, выполняющую сравнение двух четырёхразрядных чисел А и В. Коды чисел подаются на входы А0, А1, А2, А3 и В0, В1, В2, В3 соответственно. Схема производит поразрядное сравнение кодов чисел и выдает сигнал высокого уровня на одном из выходов, информирующих о соотношении чисел А и В (выходы 5, 6 и 7). Схема также имеет расширяющие входы 2, 3 и 4, которые используются только при последовательном соединении нескольких микросхем для сравнения чисел разрядностью более четырёх.
Элементы микросхем D2 и D3 представляют собой двухвходовые схемы. На один вход подаётся код числа, на другой – результат операции сравнения чисел А и В. Таким образом, на выходах микросхем D2 и D3 выдается код большего из чисел. В случае равенства кодов чисел А и В элементы D2 и D3 выдадут на выходе нули во всех разрядах.
Подача питания, входных управляющих сигналов и индикация выходных сигналов осуществляется при помощи макета. Макет обеспечивает подачу напряжения +5 В, а также располагает восемнадцатью тумблерами для подачи управляющих сигналов и двадцатью четырьмя светодиодными индикаторами.
3 Результаты работы
В таблице 3.1 приведена схема коммутации контактов компаратора и макета.
Таблица 3.1 – Схема коммутации компаратора и макета
|
А3 |
А2 |
А1 |
А0 |
В3 |
В2 |
В1 |
В0 |
+5В |
┴ |
|
Вход |
Макет |
J42 |
J44 |
J46 |
J48 |
J12 |
J14 |
J16 |
J18 |
I47 |
J47 |
|
|
Компаратор |
25 |
23 |
41 |
37 |
9 |
15 |
5 |
6 |
27 |
2 |
|
|
|
А3 |
А2 |
А1 |
А0 |
В3 |
В2 |
В1 |
В0 |
А<В |
A=B |
A>B |
Выход |
Макет |
I10 |
I12 |
I14 |
I16 |
I2 |
I4 |
I6 |
I8 |
I22 |
I20 |
I18 |
|
Компаратор |
43 |
45 |
31 |
33 |
13 |
7 |
3 |
4 |
8 |
19 |
35 |
Полная расшифровка контактов макета представлена на рисунке 3.1.
Рисунок 3.1 – Расшифровка назначения контактов макета |
Для проверки работы устройства была составлена таблица функционирования для нескольких пар слов А и В.
Таблица 3.2 – Таблица функционирования компаратора
Вход |
Выход |
|||||||||||||||||
Слово А |
Слово В |
Слово А |
A>B |
A=B |
A<B |
Слово В |
||||||||||||
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
Собранная нами схема была проверена по данной таблице. Устройство функционировало полностью в соответствии с ней, что свидетельствует о правильности проделанной работы.
4 Вывод формул сравнения
Булева функция схемы сравнения двух чисел
Схемы сравнения кодов условно можно разделить на две группы:
– выявляющие совпадение кодов;
– выявляющие большее число.
а) Схемы, выявляющие совпадения кодов, должны обеспечить выходной сигнал, равный единице, только в случае полного совпадения сравниваемых кодов. Сравниваем числа, заданные в двоичном коде, имеющие одинаковое количество разрядов: А=А3А2А1А0, В=В3В2В1В0. Совпадение кодов означает равенство чисел во всех разрядах: А3=В3, А2=В2, А1=В1, А0=В0.
При сравнении двух одноразрядных кодов можно не составлять таблицу истинности, поскольку для совпадения кодов достаточно, чтобы оба разряда были равны нулю либо единице. Такую функцию реализует схема равнозначности:
а ее инверсивное значение имеет функция неравнозначности («исключающее ИЛИ»):
т.е. сумма по модулю два.
При равенстве кодов реализуется функция
R=R3R2R1R0,
преобразуя которую по правилу де Моргана (отрицания), получим
,
,
б)
Построение схемы, выявляющей большее
(или меньшее) из двух сравниваемых
чисел, рассмотрим на примере сравнения
двух двоичных чисел А = А3А2А1А0,
В = В3В2В1В0.
Схема должна обеспечить на выходе
сигнал N,
равный единице в случае, когда А > В.
Если же А ≤ В, то сигнал на выходе
такой цепи должен быть равен нулю. Для
получения логической функции, которую
должна реализовать схема, нужно взять
за основу ячейку, сравнивающую
одноразрядные коды. При этом очевидно
что Аi
> Вi,
если Аi
=1 и Bi
=
0, т.е.
Многоразрядные
числа следует
сравнивать следующим образом. Вначале
сравнивают коды в первом, старшем
разряде. Если Аn>Вn,
следовательно,
,
и
сразу можно сделать вывод, что независимо
от содержания младших разрядов А > В.
Если же в первом разряде коды совпадают,
то Rn
= Аn
~ Вn
= 1 и нужно перейти к анализу следующего
разряда.
Если
в следующем разряде An-1>
Вn-1,
тогда
и, следовательно, А
>
В. Если же в этом разряде An-1
= Вn-1,
то с учетом равенства бит старшего
разряда получим промежуточный
результат:
Рассуждая таким образом, получим:
Если
хотя бы одно значение
окажется равным единице, то на выходе
дизьюнктора
установится высокий уровень, указывающий на то, что А > В.
Для нашего случая:
3 Выводы
В ходе данной работы нами была реализована простейшая схема сравнения двух чисел в двоичном коде. Мы ознакомились с общими принципами и концепциями построения логических схем сравнения и получили практические навыки ручной пайки.