Ddr sdram

Память DDR (Double Data Rate  двойная скорость передачи данных)  это еще более усовершенствованный стандарт SDRAM, при использовании которого скорость передачи данных удваивается. Это достигается не за счет удвоения тактовой частоты, а за счет передачи данных дважды за один цикл: первый раз в начале цикла, а второй  в конце. Именно благодаря этому и удваивается скорость передачи (причем используются те же самые частоты и синхронизирующие сигналы).

Ddr2 sdram

Производство микросхем и модулей памяти DDR2 началось в середине 2003 года. Память DDR2 SDRAM представляет собой более быстродействующую версию стандартной памяти DDR SDRAM – большая пропускная способность достигается за счет использования дифференциальных пар сигнальных контактов, обеспечивающих улучшенную передачу сигналов и устранение проблем с сигнальными шумами/интерференцией. Предполагалось, что DDR2обеспечит учетверенную скорость передачи данных, однако финальные образцы предоставляют лишь удвоенную скорость передачи, а модифицированный метод передачи сигналов позволяет достичь более высокой производительностьи. Максимальная частота памяти DDR достигает 533 МГц, в то время как рабочая частота модулей памяти DDR2 начинается с 400 МГц, доходит до 800 МГц и выше.

RDRAM

Радикально новый тип памяти RDRAM, или Rambus DRAM, использовался в высокопроизводительных персональных компьютерах с 1999 по 2002 год.

Обычные типы памяти (SDRAM) иногда называют устройствами с широким каналом. Ширина канала памяти равна ширине шины данных процессора (в системах Pentium  64 бит). Максимальная производительность памяти SDRAM в исполнении DIMM составляет 1008 (частота  количество передаваемых данных за один такт), или 800 Мбайт/с.

С другой стороны, память RDRAM является устройством с узким каналом передачи данных. Количество данных, передаваемых за один такт, достигает только 16 бит (2 байт), не считая двух дополнительных бит контроля по четности, однако скорость передачи данных гораздо выше. В настоящее время происходит постепенный переход от параллельной конструкции модулей памяти к последовательной, что напоминает процесс, происходивший в свое время с шинами персонального компьютера.

Одноканальные 16-разрядные модули памяти RIMM работали вначале с частотой 800 МГц, благодаря чему общая пропускная способность достигала величины 8002, или 1,6 Гбайт/с, для одного канала, что совпадает с характеристиками памяти PC1600 DDR-SDRAM. В первых системах Pentium 4 использовались оба банка памяти одновременно, создавая двухканальную структуру с пропускной способностью 3,2 Гбайт/с, что соответствует быстродействию шины оригинального процессора Pentium 4. Одной из особенностей конструкции RDRAM является уменьшенное время ожидания между передачами данных. Это связано с циклически повторяющимися передачами, выполняемыми одновременно и только в одном направлении.

Современные модули памяти RIMM работают не только с исходной частотой 800 МГц, но и с частотами 1066 и 1200 МГц и существуют как в одноканальных 16-разрядных, так и в многоканальных 32- и 64-разрядных версиях, пропускная способность которых превышает 9,6 Гбайт/с.

Один канал памяти Rambus может поддерживать до 32 отдельных устройств RDRAM (микросхем RDRAM), которые устанавливаются в модули RIMM (Rambus Inline Memory Modules). Вся работа с памятью организуется между контроллером памяти и отдельным (а не всеми) устройством. Каждые 10 нс (100 МГц) одна микросхема RDRAM может передавать 16 байт. RDRAM работает быстрее SDRAM приблизительно в три раза.

Для повышения производительности было предложено еще одно конструктивное решение: передача управляющей информации отделена от передачи данных по шине. Для этого предусмотрены независимые схемы управления, а на адресной шине выделены две группы контактов: для команд выбора строки и столбца и для передачи информации по шине данных шириной 2 байта. Шина памяти работает на частоте 400 МГц; однако данные передаются по фронтам тактового сигнала, т.е. дважды в тактовом импульсе. Правая граница тактового импульса называется четным циклом, а левая  нечетным. Синхронизация осуществляется с помощью передачи пакетов данных в начале четного цикла. Максимальное время ожидания составляет 2,5 нс.