22) Кр580вн59

БИС программируемого контроллера прерываний (ПКП) КР580ВН59  представляет собой устройство, реализующее до 8 уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания прерываний. За счёт каскадного включения БИС КР580ВН59 число уровней прерывания может быть расширено до 64.

 

Упрощённая структурная схема ПКП приведена на рис 1.

 

 

В состав БИС входят: двунаправленный 8-ми разрядный буфер данных (BD), предназначенный для сопряжения ПКП с системной информационной шиной; блок управления записью чтением (RWCU), принимающий управляющие сигналы от МП и задающий режим функционирования ПКП; схема каскадного буфера-компаратора (CMP), используемая для включения в систему нескольких ПКП; схема управления (CU), вырабатывающая сигнал прерывания и формирующая 3-х байтную команду CALL для выдачи на шину данных; регистр запросов прерываний (RGI), используемый для хранения всех уровней прерывания, на которые поступают запросы; схема принятия решений по приоритетам (PRB), идентифицирующая приоритеты запросов и выбирающая запрос с наивысшим приоритетом; регистр обслуживаемых прерываний (ISR), сохраняющий уровни запросов прерываний, находящихся на обслуживании ПКП; регистр маскирования прерываний (RGM), обеспечивающий запрещение одной или нескольких линий запросов прерывания.

ПКП позволяет реализовать процесс прерывания по запросам от внешних устройств или по опросу микропроцессором запросов на обслуживание внешних устройств.

При обслуживании прерываний по запросу от внешних устройств выполняется следующая последовательность операций: запросы прерываний поступают на входы IR0-IR7 и устанавливают соответствующие разряды RGI; ПКП принимает запросы, оценивает их приоритеты и формирует сигнал прерывания INT; МП принимает сигнал INT, если прерывания разрешены, и подтверждает приём выдачей сигнала INTA; после получения сигнала INTA ПКП устанавливает разряд регистра ISR, соответствующий запросу с наивысшим приоритетом, сбрасывает соответствующий разряд и выдаёт на шину данных D(7-0) код команды CALL; МП выдаёт ещё два сигнала INTA, которые позволяют ПКП передать на шину данных 16-разрядный адрес подпрограммы обслуживания прерывания, причём младший байт адреса передаётся по первому сигналу INTA, а старший – по второму.

 

При обслуживании прерываний по опросу микропроцессор производит считывание кода номера запроса с высшим уровнем приоритета по сигналу RD. приём запросов, маскирование и анализ приоритета выполняется так же, как и при обслуживании прерываний по запросу.

21) Контроллер прямого доступа к памяти бис кр580 вт 57.

БИС программируемого контроллера прямого доступа к памяти КР580ВТ57 предназначена для организации высоко­скоростного обмена данными между па­мятью и внешними устройствами, выпол­няемого по инициативе внешнего устрой­ства. Контроллер прямого доступа к памяти (КПДП) генерирует управляю­щие сигналы, необходимые для организа­ции обмена. КПДП содержит четыре ка­нала прямого доступа, каждый из ко­торых обеспечивает передачу блока данных  размером  до   16К   байт   с   произвольным начальным адресом в диапа­зоне от 0 до 64К байт.

 

Рис 1.

 

Упрощенная структурная схема КПДП приведена на рис1. В состав БИС входят: двунаправленный двустабильный буфер данных (BD), предназна­ченный для обмена информацией между МП и КПДП; схема управления чте­нием/записью (RWCU), адресующая вну­тренние регистры КПДП и управляющая обменом по шине D(7 — 0); блок управле­ния (CU), содержащий регистры режима и состояния КПДП и обеспечивающий последовательность операций, необходи­мую для организации режима прямого доступа к памяти; блок управления при­оритетами (PCU), обеспечивающий определенный порядок обслуживания запро­сов внешних устройств; четыре канала прямого доступа (СНО — СНЗ), каждый из которых содержит регистр адреса ячейки памяти, с которой производится обмен, и счетчик циклов обмена, два старших разряда которого отведены для задания операций обмена.

При подключении КПДП к шинам микроЭВМ младший байт адреса памяти выдается по линиям А (3 — 0) и А (7 — 4), а старший байт — через шину D(7 — 0), по­этому КПДП обычно подключается вме­сте с буферным регистром. Схема под­ключения КПДП к системной шине с использованием буферного регистра К589ИР12 показана на рис. 2.

 

Рис 2

 

Для начальной установки КПДП не­обходимо записать соответствующую ин­формацию в 16-разрядный регистр адреса канала (RGA), в 16-разрядный счетчик ци­клов канала (С 7) и в 8-разрядный регистр режима, общий для всех каналов. Запись этой информации производится с по­мощью команды OUT, хотя возможен и другой способ обращения к КПДП как к ячейкам памяти. Запись информации в 16-разрядные регистры осуществляется двумя командами, начиная с младшего байта. Два старших разряда счетчика ци­клов определяют операцию обмена сле­дующим образом: запись в память — 01, чтение из памяти — 10, контроль — 00 (комбинация И запрещена). Состояние КПДП можно контролировать чтением содержимого RGA, СТ и 8-разрядного ре­гистра состояния, общего для всех кана­лов, с помощью команды IN. Для чтения содержимого 16-разрядного регистра ис­пользуются две команды IN с одной и той же адресной частью, причем снача­ла происходит считывание младшего бай­та.