цимпу / Теория / content / Лекции

Таблица 2.7 – Условное графическое обозначение входов синхронизации С и временные диаграммы процессов переключения

(рисунок 2.29) – время предустановки tSU (от англ. Set-Up Time) и время выдержки tH (от англ. Hold Time). Эти параметры свойственны не только триггерам, но и другим ПЦУ.

Время предустановки tSU – это интервал до поступления синхросигнала, в течение которого информационный сигнал должен оставаться неизменным. Время выдержки tH – это время после поступления синхросигнала, в течение которого информационный сигнал должен оставаться неизменным. Соблюде-

121

Рисунок 2.29 – Определение параметров предустановки и выдержки для синхронных триггеров

ние времен предустановки и выдержки обеспечивает правильное восприятие триггером входной информации.

Ряд других временных параметров триггеров непосредственно связан с задержкой сигнала при прохождении через триггер и не требует специальных пояснений.

2.2.2 Асинхронные RS-триггеры

Асинхронный RS-триггер – это ПЦУ с двумя устойчивыми состояниями, имеющее вход установки S (от англ. Set – установка) и вход сброса R (от англ. Reset – сброс) и два выхода Q и Q̅. УГО асинхронного RS-триггера (рисунок

T Q

S

Q

R

Рисунок 2.30 – Условное графическое обозначение асинхронного RS-триггера

2.30) представляет собой прямоугольник с аббревиатурой T во внутреннем поле (от англ. Trigger – спусковой крючок). Асинхронный RS-триггер функционирует в соответствии с таблицей состояний (таблица 2.8).

122

Таблица 2.8 – Таблица состояний асинхронного RS-триггера

состояние, т. е. триггер хранит один бит информации.

Если Sn = 1 и Rn = 0, то независимо от предыдущего состояния Qn следующее состояние триггера будет единичным, т. е. Qn+1 = 1.

Если Sn = 0 и Rn = 1, то независимо от предыдущего состояния Qn следующее состояние триггера будет нулевым, т. е. Qn+1 = 0.

Комбинация входных сигналов Sn = Rn = 1 является запрещенной, поскольку триггер после воздействия на входе активных уровней может равновероятно перейти как в нулевое, так и в единичное состояние. Поэтому одновременная подача активных уровней на входы S и R не допускается.

Из таблицы 2.8 следует, что входные и выходные переменные триггера в

где Sn, Rn – состояние информационных входов;

Qn – значение выходного сигнала триггера в момент времени tn; Qn+1 – значение выходного сигнала триггера в момент времени tn+1.

Эта зависимость называется характеристическим уравнением триггера. Для получения характеристического уравнения асинхронного RS-триггера на

123

основании таблицы 2.8 заполним карты Карно для прямого Q и инверсного выхода Q̅. В последнем случае значения функции на карте Карно следует считать инверсными (рисунок 2.31).

Рисунок 2.31 – Карты Карно для минимизации выходных функций асинхронного RSтриггера в ДНФ.

Выполним необходимые объединения на картах Карно с учетом неопределенностей и запишем логические функции в МДНФ.

Выражения (2.18) и (2.19) могут быть использованы для построения RSтриггера в базисе ИЛИ-НЕ, а также в базисе И-НЕ.

Используя свойства инверсии и правило де Моргана преобразуем выражения (2.17) и (2.18) в базис ИЛИ-НЕ.

Реализация асинхронного триггера в базисе ИЛИ-НЕ по выражениям (2.20) и (2.21) показана на рисунке 2.32, а и б.

Обычно логическая схема асинхронного RS-триггера изображается с расположением элементов ИЛИ-НЕ как показано на рисунке 2.32, в.

При анализе работы RS-триггера, при синтезе других триггеров используется таблица переходов RS-триггеров (таблица 2.9), которая определяет комбинации входных сигналов необходимых для того или иного перехода.

124

R 1

Q

1

Q

S

в)

Рисунок 2.32 – Логические схемы асинхронного RS-триггера в базисе ИЛИ-НЕ

Таблица 2.9 – Таблица переходов RS-триггера

На рисунке 2.33 приведены временные диаграммы, поясняющие принцип работы асинхронного RS-триггера (рисунок 2.32, в).

Для устойчивого функционирования триггера длительность сигнала на входах S и R должна быть не меньше времени переключения триггера 2tзд.лэ (рисунок 2.33). Информационные сигналы должны поступать на входы поочередно и только после окончания переходных процессов в триггере, тогда максимальная частота переключения триггера будет равна:

fмакс = 2t 1 , [Гц]. (2.22)

зд.лэ

125

S

t

R

t

Рисунок 2.33 – Временные диаграммы работы асинхронного RS-триггера в базисе ИЛИ-НЕ

Однако при fмакс длительность выходных сигналов не будет превышать среднюю задержку сигнала tзд.р.ср логическим элементом, такие сигналы не являются достаточными для надежной передачи информации в логическую цепь. Поэтому максимальная рабочая частота триггера tр.макс определяется как:

Для построения логической схемы асинхронного RS-триггера в базисе И-НЕ преобразуем выражения (2.18) и (2.19), используя закон двойного отрицания и правило де Моргана.

126

Из полученных выражений (2.24) и (2.25) очевидно, что асинхронный RSтриггер в базисе И-НЕ имеет инверсные входы, т. е. активным уровнем сигнала на его входах является лог. 0. Реализация такого триггера на элементах И-НЕ и УГО показаны на рисунке 2.34.

R

в)

Рисунок 2.34 – Логические схемы асинхронного R̅S̅-триггера на элементах И-НЕ (а, б, в) и условное графическое обозначение (г)

Таблица состояний асинхронного R̅S̅-триггера с инверсными входами представлена в таблице 2.10.

2.2.3 Синхронные RS-триггеры со статическим управлением

Асинхронный RS-триггер является элементарной запоминающей ячейкой и используется при синтезе других более сложных триггеров. Например, синхронный RS-триггер со статическим управлением может быть синтезирован на основе базового асинхронного R̅S̅-триггера. В этом случае, структурная схема синхронного RS-триггера со статическим управлением состоит из асинхронного R̅S̅-триггера и комбинационной схемы (КС), как показано на рисунке 2.35, а.

127

Таблица 2.11 – Таблица состояний синхронного RS-триггера, совмещенная с таблицей истинности комбинационной схемы

Рисунок 2.36 – Карты Карно для функций S̅n и R̅n синхронного RS-триггера со статическим управлением

На основании выражений (2.26) и (2.27) структурная схема (рисунок 2.35,а) преобразуется в логическую схему синхронного RS-триггера со статическим управлением (рисунок 2.35,б). Полная логическая схема синхронного RSтриггера на элементах И-НЕ и УГО представлены на рисунке 2.37.

129

Рисунок 2.37 – Синхронный RS-триггер на элементах И-НЕ. условное графическое обозначение (а) и логическая схема (б)

Синхронный RS-триггер может иметь дополнительные инверсные входы S̅доп и R̅доп для установки триггера в определенное исходное состояние. Для этого на соответствующий дополнительный вход временно подается лог. 0, а в дальнейшем на дополнительных входах поддерживаются уровни лог. 1.

2.2.4 Синхронные D-триггеры со статическим управлением

D-триггеры имеют один информационный вход D (от англ. Data, Delay) и вход синхронизации С. Триггер принимает информационные сигналы по разрешению синхросигнала и повторяет их на выходе с некоторой задержкой. Синтез синхронного D-триггера выполним на основе базового асинхронного R̅S̅-триггера. Структурная схема такого триггера показана на рисунке 2.38, а.

Рисунок 2.38 – Синхронный D-триггер со статическим управлением на элементах И-НЕ. Структурная схема (а) и логическая схема (б)

130