shpora2010oct17_2011

attribute state_vector of fsm5_arch: architecture is "State"; begin

State_machine: process (c) begin

if rising_edge(c) then case State is

when a0 =>

State <= a1; when a2 =>

if x='1' then

State <= a0; elsif x='0' then

State <= a3;

end if; when a3 =>

State <= a0; when a1 =>

State <= a2; when others =>

null;

end case;

end if; end process; y_assignment:

y <= '1' when (State = a0) else

'1' when (State = a2 and (x='0' and not (x='1'))) else '0';

end fsm5_arch;

5.11 Автомат Мілі на елементах базису Буля і D-тригерах, що спрацьовують по фронту (унітарне кодування станів)

Намалювати граф, таблиці переходів та виходів, написати скорочені ДНФ функцій переходів та виходів, та намалювати схему автомата Мілі на основі елементів базису Буля і D-тригерів. Коди станів автомата у контурі станів 0, 1, 2, 3 -

унітарні. Якщо немає сигналу X, автомат послідовно проходить стани 0, 1, 2, 3, 0, ...,

а при появі сигналу X послідовність переходів змінюється: автомат переходить із стану 2 до стану 0 (при цьому послідовність зміни інших станів не змінюється).

Вихідний сигнал Y формується на переході до станів 1 та 3.

Відповідь:

71

Рис. 5.101 Граф автомата Мілі та позначки у вершинах графа з унітарним кодуванням станів

Рис. 5.102 Структурна схема автомата Мілі

72

Таблиця 5.32 – Суміщена таблиця переходів і виходів автомата Мілі з унітарним кодуванням станів

D3 Q2x

D2 Q1

D1 Q0

D0 Q3 Q2x

y Q0 Q2x Q0 D3

Рис. 5.103 ДНФ для автомата Мілі з унітарним кодуванням станів

Рис. 5.104 Функціональна схема автомата Мілі з унітарним кодуванням станів Примітка 1. Часова діаграма роботи автомата Мілі з унітарним кодуванням

станів.

73

Рис. 5.105 Часова діаграма роботи автомата Мілі з унітарним кодуванням станів Примітка 2. VHDL-опис автомата Мілі з унітарним кодуванням станів (назва

цього автомата – fsm6).

library IEEE;

use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity fsm6 is

port (

c: in STD_LOGIC;

x:in STD_LOGIC;

y:out STD_LOGIC);

end fsm6;

architecture fsm6_arch of fsm6 is attribute enum_encoding: string; type State_type is ( a0, a1, a2, a3);

attribute enum_encoding of State_type: type is

signal State: State_type; attribute state_vector: string;

attribute state_vector of fsm6_arch: architecture is "State"; begin

State_machine: process (c) begin

if rising_edge(c) then case State is

when a0 =>

State <= a1; when a1 =>

State <= a2; when a2 =>

if x='1' then

State <= a0; elsif x='0' then

State <= a3;

end if; when a3 =>

74

State <= a0; when others =>

null;

end case;

end if; end process; y_assignment:

y <= '1' when (State = a0) else

'1' when (State = a2 and (x='0' and not (x='1'))) else '0';

end fsm6_arch;

5.12 Більш складний автомат Мура на елементах базису Буля і D-тригерах, що спрацьовують по фронту (двійкове кодування станів)

За заданим графом, скласти таблиці переходів та виходів, написати скорочені ДНФ функцій переходів та виходів, та намалювати схему автомата Мура на основі елементів базису Буля і D-тригерів.

Рис. 5.106 Заданий граф автомата Мура та позначки у вершинах графа Відповідь:

75

Рис. 5.107 Структурна схема автомата Мура Таблиця 5.33 - Таблиця переходів автомата Мура з двійковим кодуванням станів

76

D0 Q2 Q1Q0x0 Q0x1x0 Q1Q0 x1 Q1Q0 x1x0

Рис. 5.108 Карта Карно та ДНФ для сигнала D0

D1 Q2Q1 Q1Q0 x1 Q2Q1Q0 x1

Рис. 5.109 Карта Карно та ДНФ для сигнала D1

x0 x0 Q2

D2 Q2Q1 Q2Q0 Q1Q0x1 Q2Q1Q0x1

Рис. 5.110 Карта Карно та ДНФ для сигнала D2

77

Рис. 5.112 Функціональна схема автомата Мура з двійковим кодуванням станів

Примітка 1. Часова діаграма роботи автомата Мура з двійковим кодуванням

станів.

79

Рис. 5.113 Часова діаграма роботи автомата Мура з двійковим кодуванням станів Примітка 2. VHDL-опис автомата Мура з двійковим кодуванням станів (назва

цього автомата – fsmBig).

library IEEE;

use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity fsmBig is

port (

c: in STD_LOGIC; x0: in STD_LOGIC; x1: in STD_LOGIC; y0: out STD_LOGIC; y1: out STD_LOGIC; y2: out STD_LOGIC);

end entity fsmBig;

architecture fsmBig_arch of fsmBig is attribute enum_encoding: string;

type State_type is ( a2, a1, a0, a3, a5, a4); attribute enum_encoding of State_type: type is

signal State: State_type; attribute state_vector: string;

attribute state_vector of fsmBig_arch: architecture is "State"; begin

State_machine: process (c, reset) begin

if rising_edge(c) then case State is

when a2 =>

if (x1='0') and (x0='1') then State <= a4;

elsif (x1='1') and (x0='0') then

80