Лекцiї_HDL

Курс лекцій з дисципліни “Мови опису апаратних засобів”

131

Sel

X

0

1

0

1

module TestBench

reg Sel;

reg [1:0] A,B;

A

00

01

11

wire Y;

B

11

10

00

Mux2to1

UUT

(Y,A,B,Sel);

initial

begin

= 1'bx; A =

2'b00; B =

2'b11;

0

20

40

60

80

100

120

140

160

180

200

Sel

end

always

begin

= 1'b0;

-- зміна в

40

#40 Sel

UUT

#20 A =

2'b10;

-- зміна в

60

#20

Sel

= 1'b1;

-- зміна в

80

#20

B =

2'b10;

-- зміна в

100

#20

Sel

= 1'b0;

-- зміна в

120

output Y;

#20

A =

2'b11;

-- зміна в

140

#20

Sel

= 1'b1;

-- зміна в

160

input Sel;

#20

B =

2'b00;

-- зміна в

180

end

initial

endmodule

#200 $finish;

endmodule