Электротехника / СХА,ЭТ,КП / ЛОГИКА

6. Основы алгебры логики и цифровые интегральные микросхемы. Логическую задачу любой сложности можно решить пользуясь основными понятиями алгебры логики или булевой алгебры ( Буль- английский математик 19 века). Булева алгебра оперирует двумя понятиями – ИСТИНА ( иначе ДА или «логическая единица») и ЛОЖЬ (иначе НЕТ или «логический ноль»). В булевой алгебре имеются 3 основные логические функции: ОТРИЦАНИЕ ( иначе ИНВЕРСИЯ, или операция НЕ) ; КОНЪЮНКЦИЯ ( иначе ЛОГИЧЕСКОЕ УМНОЖЕНИЕ, или операция И); ДИЗЪЮНКЦИЯ ( иначе ЛОГИЧЕСКОЕ СЛОЖЕНИЕ, или операция ИЛИ). Инверсия. Данная функция является функцией одного переменного и подчиняется следующей логике: если исходное (входное) высказывание ИСТИНА, то итоговое (выходное) высказывание ЛОЖЬ, и наоборот. Если входное высказывание обозначить u₁, а выходное Y, то формально данную функцию можно описать таблицей состояния (ТС) или таблицей истинности ТИ (табл.6.1), или аналитическим выражением Y= ū₁ (черта над обозначением переменной является знаком инверсии).Условное графическое обозначение (УГО) инвертора представлено на рис. 6.1а. Конъюнкция. Данная функция является функцией 2-х и более переменных и подчиняется следующей логике: выходное высказывание будет ИСТИНА, если ИСТИНА все входные высказывания. Аналитическое выражение в данном случае имеет вид У= u₁ ˆ u₂ ˆ …ˆ _n ( знак « ˆ » является знаком логического умножения) , ТИ представлена для функции 2-х аргументов в табл. 6.1б, а УГО на рис. 6.1б.

Дизъюнкция. Данная функция является функцией 2-х и более переменных и подчиняется следующей логике: выходное высказывание будет ИСТИНА, если ИСТИНА хотя бы одно входное высказывание. Аналитическое выражение в данном случае имеет вид Y= u₁ ˇ u₂ ˇ …ˇ u_n ( знак «ˇ » является знаком логического сложения) , ТИ представлена для функции 2-х аргументов в табл. 6.1в, а УГО на рис. 6.1в. табл.6.1а табл.6.1б табл.6.1в

u1	Y		u2	u1	Y		u2	u1	Y
0	1		0	0	0		0	0	0
			0	1	0		0	1	1
1	0		1	0	0		1	0	1
			1	1	1		1	1	1

а) инвертор (элемент НЕ) б) элемент И в) элемент ИЛИ рис. 6.1 УГО основных логических элементов Рассмотрим пример теоретического решения логической задачи со следующей словесной формулировкой. Пусть какой-либо физический параметр (например, температуру) для повышения надежности контролируют 3 дискретных датчика, каждый из которых показывает норма/ не норма. Сигнал норма будем обозначать 1, не норма - 0. Общий результат контроля формируется по следующему алгоритму: если 2 и более датчиков показывают норма, то общий сигнал норма; если 2 и более датчиков показывают не норма, то общий сигнал не норма. Требуется представить решение задачи в виде ТС, аналитического выражения и функциональной схемы.

Решение. Обозначим выходные сигналы датчиков ( данные сигналы будут входными сигналами проектируемого логического устройства) u₁ , u₂ ,u₃ , а выходной сигнал обозначим Y.

Очевидно, что в соответствии со словесной формулировкой ТС имеет вид, представленный в табл. 6.2. Т.к. в строках таблицы значения сигналов u₁ , u₂ ,u₃ должны быть реализованы одновременно, то в строках аргументы при записи аналитического выражения следует объединять функцией И.

Т.к. для формирования выходного сигнала Y=1 нас устраивает любая из строк, где функция равна 1, то логические выражения для строк при записи аналитического выражения следует объединять функцией ИЛИ. При записи аналитического выражения для строки применяется правило: если в строке аргумент равен 1, то записывается прямое значение аргумента, если в строке аргумент равен 0, то записывается инверсное значение аргумента.

С учетом сказанного аналитическое выражение, соответствующее табл. 6.2 будет иметь вид : Y = (u₃ ˆ u₂ ˆ ū₁ ) ˇ (u₃ ˆ ū₂ ˆ u₁ ) ˇ (ū₃ ˆ u₂ ˆ u₁) ˇ (u₃ ˆ u₂ ˆ u₁), 6.1 причем по правилам булевой алгебры скобки можно не ставить. Словесная формулировка для данного выражения имеет вид: выходной сигнал равен 1 , если в какой-то момент времени реализована комбинация входных сигналов «u₃ =1; u₂ =1; u₁=0», или «u₃ =1; u₂ =0; u₁=1», или «u₃ =0;u₂ =1; u₁=1», или «u₃ =1; u₂ =1; u₁=1», что соответствует исходной словесной формулировке. По выражению (6.1) можно получить исходную ТС, при этом в общем случае логические операции выполняются в следующей последовательности:

- инверсия значений отдельных элементов; - операции в скобках (знак инверсии логического выражения приравнивается к скобке); - логическое умножение; - логическое сложение. Пример расчета приведен ниже для строк 2 , 6 и 7.

Строка 2: u₃=0;u₂=1;u₁=0. Y = (u₃ ˆ u₂ ˆ ū₁ ) ˇ (u₃ ˆ ū₂ ˆ u₁ ) ˇ (ū₃ ˆ u₂ ˆ u₁) ˇ (u₃ ˆ u₂ ˆ u₁). _ _ _ подстановка значений : Y = ( 0 ˆ 1 ˆ 0 ) ˇ (0 ˆ 1 ˆ 0 ) ˇ ( 0 ˆ 1 ˆ 0) ˇ ( 0 ˆ 1 ˆ 0); инверсия аргументов: Y = ( 0 ˆ1 ˆ 1 )ˇ (0 ˆ 0 ˆ 1 ) ˇ ( 1 ˆ 1 ˆ 0) ˇ ( 0 ˆ 1 ˆ 1); логическое умножение: Y = 0 ˇ 0 ˇ 0 ˇ 0 ; логическое сложение: Y = 0. Строка 6: u₃=1;u₂=1;u₁=0. Y = (u₃ ˆ u₂ ˆ ū₁ ) ˇ (u₃ ˆ ū₂ ˆ u₁ ) ˇ (ū₃ ˆ u₂ ˆ u₁) ˇ (u₃ ˆ u₂ ˆ u₁). _ _ _ подстановка значений : Y = ( 1 ˆ 1 ˆ 0 ) ˇ (1 ˆ 1 ˆ 0 ) ˇ ( 1 ˆ 1 ˆ 0) ˇ ( 1 ˆ 1 ˆ 0); инверсия аргументов: Y = ( 1 ˆ1 ˆ 1 )ˇ (1 ˆ 0 ˆ 1 ) ˇ ( 0 ˆ 1 ˆ 0) ˇ ( 1 ˆ 1 ˆ 0); логическое умножение: Y = 1 ˇ 0 ˇ 0 ˇ 0 ; логическое сложение: Y = 1.

Строка 7: u₃=1;u₂=1;u₁=1. Y = (u₃ ˆ u₂ ˆ ū₁ ) ˇ (u₃ ˆ ū₂ ˆ u₁ ) ˇ (ū₃ ˆ u₂ ˆ u₁) ˇ (u₃ ˆ u₂ ˆ u₁). _ _ _ подстановка значений : Y = ( 1 ˆ 1 ˆ 1 ) ˇ (1 ˆ 1 ˆ 1 ) ˇ ( 1 ˆ 1 ˆ 1) ˇ ( 1 ˆ 1 ˆ 1); инверсия аргументов: Y = ( 1 ˆ1 ˆ 0 )ˇ (1 ˆ 0 ˆ 1 ) ˇ ( 0 ˆ 1 ˆ 1) ˇ ( 1 ˆ 1 ˆ 1); логическое умножение: Y = 0 ˇ 0 ˇ 0 ˇ 1 ; логическое сложение: Y = 1.

В соответствии с (6.1) составим функциональную электрическую схему (ФЭС) логического устройства (ЛУ) (рис.6.2) с использованием УГО элементов (рис.6.2), причем порядок выполнения операций должен соответствовать указанному выше для перехода от аналитического выражения к ТС. По подобным ФЭС можно реализовать ЛУ с использованием цифровых интегральных микросхем.

Рассмотренную задачу словесно можно сформулировать по другому, при этом будем оперировать только понятиями « логический 0» и «логическая 1»: Y=1 , если ИЛИ u₂ = u₁ =1 независимо от значения u₃ , ИЛИ u₃ = u₂ = 1 независимо от значения u₁ ,

ИЛИ u₃ = u₁ = 1 независимо от значения u₂ . Данной словесной формулировке соответствует логическое выражение

Y = (u₂ ˆ u₁ ) ˇ (u₃ ˆ u₂) ˇ (u₃ ˆ u₁). (6.2)

Формула (6.2) является упрощенной (минимизированной) формой записи по отношению к (6.1). В булевой алгебре существуют специальные методы минимизации логических выражений, что приводит к значительному упрощению ФЭС, и, следовательно, к упрощению

их реализации с использованием цифровых интегральных микросхем (ЦИМС). ФЭС ЛУ , соответствующая (6.2) приведена на рис. 6.3.

рис. 6.3 ФЭС устройства для минимизированного логического выражения

ЦИМС могут быть реализованы по различным технологиям, и, следовательно, будут иметь различные электрические параметры для представления логических 0 и 1. Наиболее распространенными являются ИМС с транзистор-транзисторной логикой (ТТЛ-микросхемы). Рассмотрим принцип работы ТТЛ-инвертора, ПЭС которого представлена на рис.6.4а , причем на рис.6.4б представлен ее релейно-контактный эквивалент. Для ТТЛ- ИМС принято следующее логическое соглашение. Входные сигналы. U_ВХ = 0-0,25 В ( низкий потенциал) логический 0.

U_ВХ = 2,5-5 В ( высокий потенциал) или вход “не подключен” логическая 1.

Выходные сигналы. U_ВЫХ = 0-0,25 В ( низкий потенциал) логический 0.

U_ВЫХ = 2,5-5 В ( высокий потенциал) логическая 1.

Инвертор работает следующим образом. При подаче на его вход низкого потенциала (лог.0) , ток протекает по цепи +U_ПИТ - R1- общ., при этом базовый ток транзистора Т1 равен 0. Транзистор будет закрыт, и на его коллекторе будет высокий потенциал ( лог.1). При подаче на его вход высокого потенциала (лог.1) , ток протекает по цепи +U_ПИТ – R_Б -переход б/э- общ., при этом базовый ток транзистора Т1 соответствует режиму насыщения. Транзистор будет открыт, и на его коллекторе будет низкий потенциал ( лог.1). При неподключенном входе ток базовый ток транзистора Т1 протекает по цепи +U_ПИТ – R₁ -R_Б - переход б/э- общ., транзистор будет открыт, на выходе будет высокий потенциал, как и в случае подачи на вход инвертора высокого потенциала. Следовательно, логика работы схемы (рис.6.4а) соответствует логике работы инвертора с учетом принятого логического соглашения. На рис. 6.5 представлена ПЭС элемента 2ИЛИ-НЕ и ее релейно-контактный эквивалент. Можно показать, что на основе транзисторов и резисторов можно реализовать любой логический элемент.

По конструктивно-технологическому исполнению все ЦИМС делятся на группы. По характеру выполняемых функций МС делятся на подгруппы ( например, триггеры, логические элементы и т.п.) и виды внутри подгрупп ( например, триггеры с задержкой, триггеры универсальные и т.д.). Разделение ЦИМС на подгруппы и виды по функциональному назначению приведены в табл.6.3.

табл.6.3

Подгруппа и вид ЦИМС	Обоз- начение
1	2
Формирователи: импульсов тока импульсов прямоугольной формы импульсов специальной формы прочие	АА АГ АФ АП
Схемы задержки	БР
Схемы вычислительных устройств: сопряжения с магистралью синхронизации управления вводом-выводом (интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинированные микропроцессоры управление прерыванием прочие функциональные расширители микропроцессорные секции схемы управления памятью схемы микропрограммного управления функциональные преобразователи информации	ВА ВБ ВВ ВГ ВЕ ВЖ ВИ ВК ВМ ВН ВП ВР ВС ВТ ВУ ВФ
Генераторы: прямоугольных сигналов сигналов специальной формы	ГГ ГФ
Схемы арифметических и дискретных устройств: арифметическо-логические устройства шифраторы дешифраторы счетчики комбинированные полусумматоры сумматоры прочие регистры	ИА ИВ ИД ИЕ ИК ИЛ ИМ ИП ИР
Коммутаторы и ключи: напряжения тока прочие	КН КТ КП
Логические элементы: И-НЕ И-НЕ/ИЛИ-НЕ расширители ИЛИ-НЕ И И-ИЛИ-НЕ/И-ИЛИ ИЛИ ИЛИ-НЕ/ИЛИ НЕ прочие И-ИЛИ-НЕ И-ИЛИ	ЛА ЛБ ЛД ЛЕ И ЛК ЛЛ ЛМ ЛН ЛП ЛР ЛС
Преобразователи сигналов: двоичного кода в семисегментный код уровня (согласователи) код-код	ПП ПУ ПР
Схемы запоминающих устройств (ЗУ): ассоциативные ЗУ матрицы постоянных ЗУ постоянные ЗУ (масочные) матрицы оперативных ЗУ прочие постоянные ЗУ с возможностью многократного электрического перепрограммирования оперативные ЗУ постоянные ЗУ с ультрафиолетовым стиранием и электрической записью информации	РА РВ РЕ РМ РП РТ РУ РФ
Схемы сравнения:	СА СК СП
Триггеры : универсальные (типа JK ) динамические комбинированные Шмитта с задержкой (типа D ) прочие с раздельным запуском (типа RS) счетные (типа Т)	ТВ ТД ТК ТЛ ТМ ТП ТР ТТ
Усилители :	УЛ
Многофункциональные схемы: цифровые комбинированные цифровые матрицы прочие	ХЛ ХК ХМ ХП

Сведения о подгруппе в виде микросхемы содержатся в ее условном обозначении.

В соответствии с ГОСТ 17021-75 обозначение цифровых ИС должно состоять из четырех элементов. Первый из них – цифра (1,3, 7), обозначающая группу ИС. Она определяется конструктивно-технологическим исполнением ИС. Второй элемент – две или три цифры ( от 00 до 99 либо от 000 до 999), указывающие порядковый номер разработки серии ИС. Третий элемент – две буквы обозначающие подгруппу и вид микросхемы, определяющие основные функциональные назначения ИС (табл.1.1.). Четвертый элемент – число, обозначающее порядковый номер разработки ИС по функциональному признаку в данной серии. Два первых элемента обозначают серию ИС. Под серией понимают совокупность типов ИС, которые могут выполнять различные функции, имеют единое конструктивно-технологическое исполнение и предназначены для совместного применения. Пример условного обозначения интегральной полупроводниковой логической микросхемы И-НЕ (буквенное обозначение ЛА) с порядковым номером разработки серии 1533, порядковым номером разработки данной схемы в серии по функциональному признаку 3 приведен ниже.

При необходимости разработчик ИС имеет право после порядкового номера разработки ИС по функциональному признаку в данной серии дополнительно поместить букву (от А до Я), обозначающую отличие электрических параметров ИС одного типа (например 531ЛА1П).

Для микросхем, используемых в устройствах широкого применения, в начале добавляется буква К (например К153ЛАЗ). Как правило, ИС с маркировкой К отличаются от микросхем не имеющих ее худшими эксплуатационными характеристиками. Для некоторых ИС после буквы К ставится буква , указывающая на особенность конструктивного исполнения (материал корпуса и т.д.), например, КР, КФ, КМ. Термины, определения и буквенные обозначения электрических параметров ИС устанавливаются ГОСТами: ГОСТ 19480-74 (СТ СЭВ 1817-79, 4755-84, 4756-84) « Микросхемы интегральные. Термины, определения и буквенные обозначения электрических параметров». ГОСТ 17021-88. « Микросхемы интегральные. Термины и определения». В табл.6.4 приведен перечень и определения основных электрических параметров, их буквенные обозначения и определения согласно данных ГОСТов, причем приводятся только те параметры, которые требуется для изучения дисциплины «Электротехника и электроника». При необходимости ознакомления с остальными параметрами следует обратиться к указанным источникам. табл.6.4

термин	обозначе-ния		определение
	между- народные	отечест- венные
Напряжение питания	UCC	Uип	Значения напряжения питания, обеспечивающего рабо- ту ИМС в заданном режиме
Входное напряжение низкого уровня	UIL	UIL	Значение входного напряжения низкого уровня на входе ИМС
Входное напряже-ние высокого уровня	UIH	0 Uвх	Значение входного напряжения высокого уровня на входе ИМС
Выходное напряже-ние низкого уровня	UOL	1 Uвх	Значение выходного напряжения низкого уровня на входе ИМС
Выходное напряже-ние высокого уровня	UOH	0 Uвых	Значение выходного напряжения высокого уровня на входе ИМС
Входной ток низкого уровня	IIL	1 Uвых	Значение входного тока при напряжении низкого уровня на входе ИМС
Входной ток высокого уровня	IIH	0 Iвх	Значение входного тока при напряжении высокого уровня на входе ИМС
Выходной ток низкого уровня	IOL	1 Iвх	Значение выходного тока при напряжении низкого уровня на выходе ИМС
Выходной ток высокого уровня	IOH	0 Iвых	Значение выходного тока при напряжении высокого уровня на выходе ИМС
Ток потребле- ния при низком уровне выходного напряжения	ICCL	1 Iвых	Значение тока, потребляемого ИМС от источника питания при низком уровне выходного напряжения
Ток потребле- ния при высоком уровне выходного напряжения	ICCH	1 Iпот	Значение тока, потребляемого ИМС от источника питания при высоком уровне выходного напряжения
Средняя потребля- емая мощность	PCC	Pпот.ср	Значение мощности, равное полусумме мощностей, пот- ребляемых ИМС в двух различных устойчивых состояниях
Время задержки рас- пространения при включении	tPHL	1,0 tзд.р	Интервал времени между входным и выходным импуль- сами при переходе напряжения на выходе ИМС от напряжения высокого уровня к напряжению низкого уровня, измеренный на заданных значениях напряжения
Время задержки рас- пространения при выключении	tPLH	0,1 tзд.р	Интервал времени между входным и выходным импуль- сами при переходе напряжения на выходе ИМС от напряжения низкого уровня к напряжению высокого уровня, измеренный на заданных значениях напряжения
Время перехода при включении	tTHL	1,0 t	Интервал времени, в течение которого напряжение на выходе ИМС от напряжения высокого уровня к напряжению низкого уровня, измеренный на заданных значениях напряжения
Время перехода при выключении	tTLH	1,0 t	Интервал времени, в течение которого напряжение на выходе ИМС от напряжения низкого уровня к напряжению высокого уровня, измеренный на заданных значениях напряжения
Коэффициент развет -вления по выходу	N	Краз	Число единичных нагрузок (входов) , которое можно одновременно подключить к выходу ИМС

На рис.6.6 приведены временные диаграммы, поясняющие параметры ИМС, имеющие размерность времени для инвертора, где Х- входной сигнал, а Y- выходной . Рис.6.6 Эксплуатационные параметры ИС приводятся в специальной справочной литературе. Рассмотрим порядок пользования справочником на примере ИС КМ155ЛН1 ( 6 элементов НЕ , т.е. инверторов). Общие сведения о ИС типа ЛН1 представлены в табл. 6.5, основные параметры в табл. 6.6. На рис. 6.6 приведено УГО элемента КМ155ЛН1, рисунок корпуса и схематичное представление расположения логических элементов на полупроводниковом кристалле и их соединение с выводами корпуса микросхемы. табл. 6.5

Назначение, фуннкциональные возможности

Тип

133 Н133 КМ133

134 К134 КР134

155 К155 КМ155

199

530 М530 Н530 КМ530

К531 КМ531 КР531

533 Н533

555 К555 КМ555

К599

КР1531

1533 КР1533

6 логических элементов НЕ (инверторов)

ЛН1

+

-

+

-

+

+

+

+

-

+

+

табл.6.6