Altera / Плис

-51-

Особенностью элементов LE и логических блоков LAB является наличие специальных цепей для формирования и передачи сигналов переноса и каскадирования. Эти сигналы передаются по специальным линиям, которые последовательно соединяют все элементы, входящие в состав LAB, от LE1 до LE8. На входы первого элемента LE1 сигналы переноса и каскадирования поступают с выходов последнего элемента LE8 в логическом блоке, расположенном в этом ряду слева. С выхода последнего элемента LE8 в данном блоке эти сигналы поступают на входы элемента LE1 в соседнем блоке, расположенном в этом ряду справа. Таким образом с помощью цепей переноса и каскадирования можно последовательно соединить все блоки в одном ряду.

Для формирования сигналов переноса в LE используется универсальный логический модуль УМ-3, который программируется на выполнение соответствующей функции переноса СО (рис. П1.3). Например, при реализации сумматора эта функция определяется выражением:

СО = D1*CI + D2*CI + D1*D2.

Выходной сигнал каскадирования SO = SI*F образуется путем конъюнкции входного сигнала каскадирования SI и функции F, реализуемой ПЛМ данного элемента LE. Таким образом путем каскадирования нескольких LE можно реализовать логические функции многих переменных, поступающих на их входы (до 4x8=32 переменных для элементов одного блока LAB). Если формировать инверсные значения сигналов SI и F, то в цепи каскадирования будет реализована дизъюнкция этих переменных (в соответствии с теоремой Де-Моргана).

На рис. П1.3 приведены четыре режима функционирования ПЛМ в элементе LE. В логическом режиме (рис. П1.3, а) ПЛМ реализует заданную функцию четырех переменных, выбор состава которых (Dl,D2,d3,D4 или D1,D2,SI,D4) производится с помощью ПМ. Сигнал переноса в этом режиме не формируется. В арифметическом режиме (рис. П1.3, б) ПЛМ делится на два логических модуля, один из которых реализует заданную функцию F, a другой служит для формирования сигнала переноса СО. В режиме реверсивного счетчика (рис. П1.3, в) вход D1 служит для подачи сигнала разрешения счета ENA, на вход D2 поступает управляющий сигнал U/D, определяющий направление счета: прямой счет (суммирующий счетчик) при U/D=1, обратный счет (вычитающий счетчик) при U/D=0. При поступлении на вход D4 сигнала разрешения загрузки ILD=0 в D-триггер будет записано число DATE, поступающее на вход D3. В режиме счетчика со сбросом (рис. П1.3, г) схема функционирует как суммирующий счетчик с загрузкой данных DATE, который сбрасывается в 0 при поступлении на вход D2 сигнала сброса ICL=0.

Система проектирования MAX+Plus II автоматически выбирает режим ПЛМ для используемых LE в зависимости от заданного закона функционирования разрабатываемого устройства.

Буферные элементы ввода-вывода.

Внешние выводы ПЛИС соединяются с внутренними логическими элементами и блоками через буферные элементы ввода-вывода IOЕ, подключенные к контактным площадкам. Входы и выходы буферных элементов IOЕ соединены с линиями строк и столбцов ГМС (рис. П1.1). Каждая строка ГМС имеет по восемь элементов IOЕ, подключенных на каждом из ее концов, каждый столбец - по два элемента IOЕ на каждом конце. Схема элемента IOЕ приведена на рис. П1.4, а.

-54-

Каждый буферный элемент IOЕ содержит синхронизируемый фронтом D-триггер, выходной каскад с тремя состояниями и программируемой скоростью переключения, ряд ПМ, программирование которых обеспечивает необходимый режим работы. Элемент IOE может служить для ввода или вывода данных, обеспечивать двунаправленный обмен, а также использоваться в качестве одного разряда регистра хранения.

Для вывода данные выбираются с одной из п линий строки или столбца ГМС с помощью мультиплексера ПМ1. Каждый элемент IOE, подключенный к концу строки, выбирает данные с п= 13 из ее линий, элемент, подключенный концу столбца - с п=8 из его линий. Мультиплексер ПМ2 позволяет инвертировать значение выводимых данных. Мультиплексеры ПМЗ, ПМ4 обеспечивают непосредственный вывод данных на контактную площадку или их предварительную запись в D-триггер. Сигнал с выхода триггера может также поступать через мультиплексер ПМ5 на две линии строки или столбца, к которым подключен данный элемент IOЕ.

Вывод данных с выхода мультиплексера ПМ4 на контактную площадку производится при подаче на выходной каскад с тремя состояниями сигнала разрешения ОЕ=1. Сигнал ОЕ (Output Enable) выбирается мультиплексером ПМ6 с одной из линий периферийных управляющих сигналов ОЕО-ОЕЗ. Выходной каскад программируется для работы в одном из двух возможных режимов: с высокой или низкой скоростью переключения. При работе с низкой скоростью переключения выходной каскад вносит существенную дополнительную задержку (около 4 нc), однако не вызывает генерации значительных импульсных помех в системе. Работа с высокой скоростью переключения допускается для выходных цепей, критичных ко времени задержки сигналов. При этом следует принимать меры для подавления влияния возникающих импульсных помех. В процессе проектирования разработчик имеет возможность установить режим работы для каждого выхода индивидуально, или задать единый режим для всех выходных каскадов.

Ввод данных осуществляется при подаче от мультиплексера ПМ6 на выходной каскад сигнала ОЕ=1, который переводит каскад в отключенное (высокоимпедансное) состояние. При этом данные с внешнего вывода, подключенного к контактной площадке, поступают через мультиплексер ПМЗ на две линии строки или столбца ГМС непосредственно или после записи в D-триггер.

Если какой-либо элемент IOЕ не используется для внешнего ввода-вывода, он может служить для хранения данных, которые выбираются с одной из линий строки или столбца, записываются в D-триггер, а с его выхода поступают на определенную линию ГМС.

Синхронизация и сброс D-триггера осуществляется сигналами, которые выбираются мультиплексерами ПМ7 и ПМ8 с линий СО,С1 и RO,R1 периферийной управляющей шины. Сброс производится при поступлении сигнала R=0. Если мультиплексер ПМ8 подает на вход сброса постоянный уровень R=l, то сброс триггера не реализуется, то есть управляющие сигналы RO,R1 не используются.

Периферийная шина управления вводом-выводом содержит шесть линий, которые подключаются к управляющим входам всех элементов IOE, имеющимся в ПЛИС. Две линии служат для подачи сигналов сброса RO,R1, две - для синхросигналов СО,С1 и четыре - для сигналов разрешения выдачи данных ОЕО-ОЕЗ. При этом линии сигналов R1/OEO и С1/ОЕ1 совмещены, то есть могут использоваться для передачи какого-либо одного из этих сигналов.

Сигналы RO, R1/OEO, СО, С1/ОЕ1, ОЕ2, ОЕЗ на линии периферийной шины поступают с 4-х специализированных внешних входов (dedicated inputs), выделенных для подачи общих управляющих сигналов для элементов LE (рис. П1.5) и IOЕ (рис. П14, б), или с 13-ти линий строк ГМС. Выбор сигналов осуществляется с помощью мультиплексеров ПМ1, ПМ2, как показано на рис. П1.4, б. При этом для формирования сигналов RO, CO, OE2 используются линии строки А, для формирования сигналов Rl/OEO, C1/OE1, ОЕ3 - линии строки В. Мультиплексер ПМЗ позволяет подавать управляющие сигналы в прямом или инверсном виде.

-55-

Система внутренних межсоединений

ВПЛИС семейства FLEX 8000 компании Altera реализована двухуровневая система межсоединений, которая использует отдельные локальные матрицы соединений (ЛМС) для связи элементов LE, входящих в состав одного блока LAB, и общую глобальную матрицу соединений (ГМС), обеспечивающую связь между различными блоками LAB и элементами ввода-вывода IOЕ (рис. П1.1). Соединение линий ЛМС и ГМС осуществляется с помощью программируемых мультиплексеров, как показано на рис. П1.5.

Каждая ЛМС обеспечивает соединение входов и выходов восьми элементов LE, составляющих один блок LAB. ЛМС содержит 32 линии, 24 из которых соединяются с линиями строки ГМС, а 8 - подключаются к выходам элементов LE, входящих в состав блока. Эти восемь линий обеспечивают обратную связь между выходами и входами элементов блока. Локальные управляющие сигналы LC1-LC4, подключаемые ко всем элементам данного блока, выбираются с помощью мультиплексера из 4-х сигналов, поступающих со специализированных внешних входов, и 4-х сигналов с линий ЛМС. В случае необходимости этот мультиплексер выполняет инверсию поступающих сигналов. Цепи переноса и каскадирования используют для передачи сигналов две отдельные линии, последовательно соединяющие все блоки в одной строке.

ГМС состоит из 2 строк и 13 столбцов. Каждый столбец содержит 16 линий, к которым подключены выходы всех 8 элементов блока. Выход каждого элемента LE соединен с двумя линиями столбца ГМС. Подключение выходов каждого элемента блока и соответствующих линий столбца ГМС к линиям строки ГМС осуществляется с помощью 8 мультиплексеров. Таким образом обеспечивается выход элементов каждого блока на 8 отдельных линий строки ГМС, к этим же линиям могут подключаться соответствующие линии столбца ГМС. К различным линиям строки и столбца подключаются также входы и выходы буферных элементов IOE (рис. П1.4). Каждая строка ГМС содержит 168 линий, которые могут использоваться для соединения входов и выходов элементов LE и IOE в строках и столбцах ПЛИС.

Всистему внутренних межсоединений входят также периферийная шина управления вводом-выводом, обеспечивающая подключение сигналов синхронизации, сброса и разрешения выдачи ко всем буферным элементам IOE, и общая шина управления, четыре линии которой служат для передачи управляющих сигналов от 4-х специализированных входов ПЛИС ко всем логическим блокам LAB и на периферийную шину.

Конфигурирование ПЛИС Требуемая структура межсоединений элементов ПЛИС, обеспечивающая выполнение

заданных функций, реализуется в процессе ее конфигурирования. Конфигурирование обеспечивается подачей управляющих сигналов на программируемые мультиплексеры (ПМ), осуществляющие соответствующую коммутацию входов и выходов элементов LE, IOE. Необходимые значения этих сигналов поступают с выходов внутренней конфигурационной памяти, которая реализована в виде статического ОЗУ. Содержимое этого ОЗУ заносится в ПЛИС в процессе ее программирования и определяет функцию, выполняемую каждым элементом LE и IOE, и вариант соединения линий связи в ЛМС и ГМС, который реализует схему включения элементов, обеспечивающую реализацию функций проектируемого цифрового устройства. Специальные средства программирования конфигурационного ОЗУ, разработанные компанией Altera, позволяют пользователю выполнить эту процедуру без больших затруднений. В качестве таких средств можно использовать специальные программаторы или более простые и дешевые адаптеры типа BiteBlaster или ByteBlaster, подключаемые, соответственно, к последовательному (СОМпорт) или параллельному (LPT-порт) портам персонального компьютера. При программировании ПЛИС в процессе выполнения данного лабораторного практикума используется адаптер типа ByteBlaster с необходимым программным обеспечением.

-56-

Рис. П1.5. Соединение линий локальной и глобальной матриц межсоединений.

Использование ОЗУ обеспечивает возможность многократной и достаточно быстрой реконфигурации ПЛИС без ее отключения от системы, что является весьма важным для многих областей применения. Однако содержимое конфигурационного ОЗУ теряется при отключении напряжения питания.

Если при эксплуатации ПЛИС предполагается отключение питания, то пользователь должен использовать специальные средства для восстановления конфигурации. Одним из таких средств являются программаторы или адаптеры BitBlaster, ByteBlaster. Однако эти средства не эффективны, если требуется оперативное восстановление конфигурации ПЛИС в системе, работающей с отключением питания. Для таких областей применения используется способ сохранения содержимого конфигурационного ОЗУ в специальных микросхемах ПЗУ с последовательным доступом, которое постоянно подключено к программирующим выводам ПЛИС. Для программирования при этом используется специальный контроллер, размещенный на кристалле ПЛИС. При каждом включении питания этот контроллер автоматически выполняет процедуру конфигурирования ПЛИС, обеспечивая перезапись содержимого последовательного ПЗУ в конфигурационное ОЗУ. Объем передаваемых

-57-

данных, необходимых для конфигурации ПЛИС типа EPF 8282А, составляет около 5 Кбайт, а весь процесс конфигурирования занимает 0.2 с и менее.

Основные характеристики ПЛИС типа EPF8282A

ПЛИС типа EPF 8282А размещаются 84-выводных корпусах типа PLCC или 100выводных корпусах типа TQFP. Для ввода-вывода данных при этом могут использоваться 68 или 78 внешних выводов, четыре из которых служат в качестве специализированных входов для подачи общих управляющих сигналов. Остальные внешние выводы служат для программирования ПЛИС, реализации тестирования по стандарту JTAG (5 выводов), подключения напряжения питания (4 или 6 выводов) и "земли" (4 или 8 выводов).

Микросхема имеет следующие характеристики:

Ток, потребляемый элементами LE при работе ПЛИС, определяется выражением: In (мкА) = 9,4 (N*fp ),

где N - число используемых LE, fpрабочая частота в МГц. Например, для ПЛИС, использующей 1000 элементов при рабочей частоте 50 МГц, потребляемый ток составит Iп =470мА. Величина тока, потребляемого буферными элементами IOЕ, зависит от сопротивления и емкости нагрузки, подключенной к внешним выходам ПЛИС.

Аппаратные ресурсы платы:

1. Разъем для подключения загружающего кабеля (ХР1), способ загрузки - Passive Serial; предусмотрена возможность подключения конфигурационного ПЗУ, с использованием загрузки способом Active Serial;

2.Стабилизатор напряжения питания;

3.Генератор опорной частоты 4 МГц ;

4.Тактовые кнопки (Keyl-КеуЗ), подключены к линии +5В через резисторы, обеспечивают коммутацию на «землю»;

для зажигания светодиодов нужно подать сигнал логического нуля;

7.Трехразрядный динамический семисегментный дисплей с выбором сегмента (выбор разряда производится установкой логического 0 на один из входов en1, en2, en3; выбор сегмента производится установкой логического 0 на входах a,b,c,d,e,f,g)

8.Звуковой пьезоизлучатель (линия ВЕЕР);

Соответствие ресурсов ввода/вывода платы и выводов ПЛИС приведено в табл.П1.

При описании проекта в системе Max+plus II следует установить способ загрузки Passive Serial, зарезервировать линию DO и освободить для использования (unreserve) все остальные линии (см. Assign/Global Project Device Options).

-59-

Таблица П1. Входные сигналы.

-60-

Список литературы

1. Алексенко А Г , Шагурин И И, Микросхемотехника Учеб Пособие для вузов - 2-е изд М Радио и связь, 1990 - 496с