диплом / Схема общая i186

Краткое описание на принципиальную схему с i80L186EC16 и его периферии

Схема одинакова для всех плат оборудования КСМ-400, кроме платы ВВ‑48 с целью удешевления оборудования в целом.

1.Применяемые микросхемы

DD1- i80L186EC16

DD2 – MC74AC32 D- два двухвходовых ИЛИ для формирования сигналов выборки загрузочной FLASH (DD10 и/или DD13), в зависимости от режима работы: операция со словом, старшим или младшим байтом.

DD3, DD4- MC74AC373 DT – защелки адреса.

DD5- EPF10K30AQC240-3 - ПЛИС

DD6, DD9, DD12, DD15 - AS7C3 1024-20TC - ОЗУ

DD7- AT49BV1604 – FLASH для хранения программы ПЛИС, коммутатора, DSP процессоров, фреймеров и т.д.; данных тарификации, состояния абонентов, каналов и т.д.

DD8- MC74AC04 D два инвертора для получения сигналов выборки ОЗУ, в зависимости от режима работы: операция со словом, старшим или младшим байтом.

DD10, DD13- AT29LV256 – 15TC – загрузочная FLASH

DD11 – MC74LCX245 DT – двунаправленный буфер выполняет функцию согласователя логических уровней между DD16 и DD1.

DD14 – MAX201 – преобразователь уровня.

DD16- AT mega – контролер шины PROG.

Z1 – кварц 32.768 МГц.

2. Прерывания процессора i80L186EC16

INT2 – с контролера шины PROG, м/с DD16.

INT3, INT4, NMI – с ПЛИС.

Сигнал подтверждения прерываний заведен на ПЛИС.

3. Порты процессора i80L186EC16

Порт 1: Р1.0, Р1.1 – на двухцветный светодиод HL1, отображающий состояние платы.

Р1.2 – Р1.4 – зарезервированы для использования на конкретных платах.

Порт 2: используется для прошивки ПЛИС.

Порт 3: Р3.4 – сигнал сброса на ПЛИС.

Р3.5 – сигнал с контролера шины PROG, запрещающий загрузку процессора в случае глючности или сбоя программы во FLASH.

Последовательные порты: порт 0 задействован для организации обмена данными с контролером шины PROG, порт 1 задействован для организации обмена данными через RS-232.

4. Сигналы сброса

Процессор сбрасывается вместе с FLASH сигналом RESIN, которым управляет контролер шины PROG. ПЛИС может быть сброшена как процессором (сигнал Rspld), так и контролером шины PROG с помощью сигнала RESpld.

5. Обращение к FLASH размером 1Мх16

Сначала в регистре ПЛИС прописывается номер страницы(4-ре штуки по 256Кх16), к которой обращается процессор. ПЛИС формирует два старших бита адреса, линии Aflh1, Aflh0, а затем процессор обращается непосредственно к FLASH. Сигналы Aflh1, Aflh0 подвязаны к Vcc, чтобы обеспечить доступ процессора к верхней из 256Кх16 страниц FLASH, при незагруженной ПЛИС.

6.Адресное пространство

Адресное пространство определяется программно с помощью сигналов UCS, LCS, CSi