Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
диплом / Создание принципиальной схемы системы управления.doc
Скачиваний:
103
Добавлен:
10.12.2013
Размер:
2.05 Mб
Скачать

3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).

1. Шинный интерфейс.

Микроконтроллер работает с шинным интерфейсом для контроля за доступом к контрольным периферийным блокам (peripheral control block (PCB), отображаемой в памяти и пространстве ввода-вывода внешней периферии устройствам памяти. Шинный интерфейс управляет доступом к внутренним устройствам через PCB. Интерфейс допускает программное задание разрядности шины, функцию загрузки с 8- или 16-битного устройства. Шина микроконтроллера мультиплексная, по ней передаются как адресная информация, так и данные, но имеется и чисто адресная шина. Напряжение логической единицы - 3.3 ± 0.3 V. Процессор работает с частотой от 25 МГц до 50 МГц. Для разных температурных режимов работы контроллер выпускается в коммерческом и индустриальном исполнении. В Am186CC возможна подача раздельных тактовых частот для контроллера USB и CPU.

2. Dynamic Random Access Memory.

Для поддержки DRAM в микроконтроллер встроен контроллер DRAM обеспечивающий glueless интерфейс с временем доступа от 25 нс до 70 нс Extended Data Out (EDO) DRAM (EDO DRAM иногда называют Hyper-Page Mode DRAM). Предусмотрена установка двух банков по 4 Mбита (256 Kбит x 16 бит) DRAM. Микроконтроллер не поддерживает стандарты Page Mode DRAM, Fast Page Mode DRAM, Asymmetrical DRAM и 8-битную DRAM. Интерфейс DRAM использует выводы chip select для обеспечивания интерфейса RAS (Row Address Strobe)/CAS (ColoumnAddress Strobe), требуемого DRAM. Контроллер DRAM использует RAS/CAS как для доступа к данным в памяти так и для их перезаписи. Микроконтроллер вырабатывает все требуемые сигналы и не нуждается во внешней логике. Мультиплексные адресные шины DRAM присоединены к нечетным адресным выводам микроконтроллера начиная с A1 микроконтроллера, присоединенной к MA0 DRAM. Выводы RAS мультиплексны с LCS или MCS3, позволяя банку DRAM присутствовать в верхнем или нижнем адресном пространстве. MCS2 и MCS1 выступают в роли нижних и верхних выводов CAS соответственно и определяющих какой байт данных 16-битного слова DRAM активен. Микроконтроллер поддерживает наиболее распространенную функцию DRAM: CAS-Before-RAS. Циклы обновления содержат три паузы для работы DRAM на разных частотах.

3. Chip Selects.

Микроконтроллер имеет 6 выходов chip select для работы с памятью и еще 8 chip selects для работы с периферийными устройствами или памятью в пространстве I/O. 6 chip selects для работы с памятью могут адресовать три уровня памяти. Каждый периферийный chip select адресует 256-байтный блок смещения программируемой базы адресов. Бит, содержащийся в контрольном регистре каждого CS определяет, будет ли внешний сигнал готовности устройства обработан или будет проигнорирован. Сhip selects может также устанавливать количество состояний ожидания в шинном цикле (обычно 3, для медленных устройств больше или для торможения работы шины). Отличием от 80C186 является поддержка трех состояний выводов chip selects и их активация только при записи в нужный регистр.

Соседние файлы в папке диплом