
- •3. Создание принципиальной схемы
- •3.1. Выбор цифрового интерфейса
- •3.2 Микроконтроллер amd186 cc
- •3.2.1 Характеристики
- •3.2.2 Общее архитектурное представление.
- •3. Universal Serial Bus
- •3.2.3 Работа с hdlc.
- •3.2.4 Системные периферийные устройства.
- •1. Контроллер прерываний.
- •2. Универсальные каналы dma.
- •3. Программируемые I/o сигналы.
- •4. Программируемые таймеры.
- •5. Аппаратный Watchdog Timer.
- •3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).
- •1. Шинный интерфейс.
- •2. Dynamic Random Access Memory.
- •3. Chip Selects.
- •3.2.6. Применение Am186cc.
- •3.3 Документация для программиста контроллера
- •3.3.1. Введение в hdlc.
- •3.3.2 Этапы конфигурирования hdlc-каналов
- •3.3.3. Коммуникационные интерфейсы
- •1. SmartDma Interface
- •2. Programmed I/o Interface
- •3.3.4. Обеспечение основных функций hdlc.
- •3.3.5 Передатчик hdlc
- •3.3.6 Приемник hdlc.
- •3.3.7 Hdlc и SmartDma.
- •3.3.8 Прерывания.
- •3.3.9 Информация для сравнения с другими устройствами
- •3.3.10 Инициализация
- •3.4. Плис
- •3.4.1. Выбор элементной базы
- •3.4.2. Микросхемы плис 10к30.
- •3.4.3. Конфигурация и функционирование плис
- •Задание режима конфигурирования
- •3.5. Выбор микросхем flash.
- •Чтение.
- •3.6 Выбор микросхем озу
- •3.7 Описание интерфейса q2.
- •Требования к q-стыку
- •Типы кадров
- •Взаимодействие
- •Режим нормального ответа
- •Установление звена данных
- •Разъединение звена данных
- •Процедура в режиме разъединения
- •Обмен кадрами I
- •Подтверждения
- •Тестирование
- •3.7.5 Информирование об особых условиях и восстановление Действия при занятости станции
- •Ошибка в последовательности Ns
- •Восстановление по тайм-ауту
- •Неприем кадра
- •3.7.6 Другие параметры уровня звена передачи данных.
3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).
1. Шинный интерфейс.
Микроконтроллер работает с шинным интерфейсом для контроля за доступом к контрольным периферийным блокам (peripheral control block (PCB), отображаемой в памяти и пространстве ввода-вывода внешней периферии устройствам памяти. Шинный интерфейс управляет доступом к внутренним устройствам через PCB. Интерфейс допускает программное задание разрядности шины, функцию загрузки с 8- или 16-битного устройства. Шина микроконтроллера мультиплексная, по ней передаются как адресная информация, так и данные, но имеется и чисто адресная шина. Напряжение логической единицы - 3.3 ± 0.3 V. Процессор работает с частотой от 25 МГц до 50 МГц. Для разных температурных режимов работы контроллер выпускается в коммерческом и индустриальном исполнении. В Am186CC возможна подача раздельных тактовых частот для контроллера USB и CPU.
2. Dynamic Random Access Memory.
Для поддержки DRAM в микроконтроллер встроен контроллер DRAM обеспечивающий glueless интерфейс с временем доступа от 25 нс до 70 нс Extended Data Out (EDO) DRAM (EDO DRAM иногда называют Hyper-Page Mode DRAM). Предусмотрена установка двух банков по 4 Mбита (256 Kбит x 16 бит) DRAM. Микроконтроллер не поддерживает стандарты Page Mode DRAM, Fast Page Mode DRAM, Asymmetrical DRAM и 8-битную DRAM. Интерфейс DRAM использует выводы chip select для обеспечивания интерфейса RAS (Row Address Strobe)/CAS (ColoumnAddress Strobe), требуемого DRAM. Контроллер DRAM использует RAS/CAS как для доступа к данным в памяти так и для их перезаписи. Микроконтроллер вырабатывает все требуемые сигналы и не нуждается во внешней логике. Мультиплексные адресные шины DRAM присоединены к нечетным адресным выводам микроконтроллера начиная с A1 микроконтроллера, присоединенной к MA0 DRAM. Выводы RAS мультиплексны с LCS или MCS3, позволяя банку DRAM присутствовать в верхнем или нижнем адресном пространстве. MCS2 и MCS1 выступают в роли нижних и верхних выводов CAS соответственно и определяющих какой байт данных 16-битного слова DRAM активен. Микроконтроллер поддерживает наиболее распространенную функцию DRAM: CAS-Before-RAS. Циклы обновления содержат три паузы для работы DRAM на разных частотах.
3. Chip Selects.
Микроконтроллер имеет 6 выходов chip select для работы с памятью и еще 8 chip selects для работы с периферийными устройствами или памятью в пространстве I/O. 6 chip selects для работы с памятью могут адресовать три уровня памяти. Каждый периферийный chip select адресует 256-байтный блок смещения программируемой базы адресов. Бит, содержащийся в контрольном регистре каждого CS определяет, будет ли внешний сигнал готовности устройства обработан или будет проигнорирован. Сhip selects может также устанавливать количество состояний ожидания в шинном цикле (обычно 3, для медленных устройств больше или для торможения работы шины). Отличием от 80C186 является поддержка трех состояний выводов chip selects и их активация только при записи в нужный регистр.