
- •3. Создание принципиальной схемы
- •3.1. Выбор цифрового интерфейса
- •3.2 Микроконтроллер amd186 cc
- •3.2.1 Характеристики
- •3.2.2 Общее архитектурное представление.
- •3. Universal Serial Bus
- •3.2.3 Работа с hdlc.
- •3.2.4 Системные периферийные устройства.
- •1. Контроллер прерываний.
- •2. Универсальные каналы dma.
- •3. Программируемые I/o сигналы.
- •4. Программируемые таймеры.
- •5. Аппаратный Watchdog Timer.
- •3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).
- •1. Шинный интерфейс.
- •2. Dynamic Random Access Memory.
- •3. Chip Selects.
- •3.2.6. Применение Am186cc.
- •3.3 Документация для программиста контроллера
- •3.3.1. Введение в hdlc.
- •3.3.2 Этапы конфигурирования hdlc-каналов
- •3.3.3. Коммуникационные интерфейсы
- •1. SmartDma Interface
- •2. Programmed I/o Interface
- •3.3.4. Обеспечение основных функций hdlc.
- •3.3.5 Передатчик hdlc
- •3.3.6 Приемник hdlc.
- •3.3.7 Hdlc и SmartDma.
- •3.3.8 Прерывания.
- •3.3.9 Информация для сравнения с другими устройствами
- •3.3.10 Инициализация
- •3.4. Плис
- •3.4.1. Выбор элементной базы
- •3.4.2. Микросхемы плис 10к30.
- •3.4.3. Конфигурация и функционирование плис
- •Задание режима конфигурирования
- •3.5. Выбор микросхем flash.
- •Чтение.
- •3.6 Выбор микросхем озу
- •3.7 Описание интерфейса q2.
- •Требования к q-стыку
- •Типы кадров
- •Взаимодействие
- •Режим нормального ответа
- •Установление звена данных
- •Разъединение звена данных
- •Процедура в режиме разъединения
- •Обмен кадрами I
- •Подтверждения
- •Тестирование
- •3.7.5 Информирование об особых условиях и восстановление Действия при занятости станции
- •Ошибка в последовательности Ns
- •Восстановление по тайм-ауту
- •Неприем кадра
- •3.7.6 Другие параметры уровня звена передачи данных.
3.6 Выбор микросхем озу
Из всего разнообразия микросхем памяти объемом около 4 мегабайт наиболее подходящей по таким показателям как быстродействие, потребляемая мощность и стоимость, наиболее подходящей является микросхема фирмы IDT, модель IDT71V416.
Краткое описание.
Модуль памяти IDT71V416 представляет собой 4194304-битный модуль высокоскоростной статической RAM структурированной как 256K x 16. При изготовлении использовалась КМОП-технология. Время доступа – 10 нс. Все двунаправленные входы и выходы IDT71V416 TTL-совместимы и работают с напряжением 3.3V. Статичная асинхронная схемотехника не требует периодической перезаписи. Корпус IDT71V416 имеет 44 вывода, изготавливается с двумя типами корпусов: Plastic SOJ и TSOP Type II
Технические характеристики:
Структура: 256K x 16 статическая КМОП RAM
Время доступа: 10нс
Входы Chip Select и Output Enable
TTL-совместимость выводов
Низкая потребляемая мощность при неактивном состоянии
Входы Upper и Lower Byte Enable
Питание: 3.3V
Внешний вид микросхемы показан на рис. 3.7, в таблице 3.4 расписано назначение выводов микросхемы.
В |
Описание |
Тип |
A0-A17 |
Адресные входы |
Input
|
CS |
Chip Select |
Input
|
WE |
Write Enable |
Input
|
OE |
Output Enable |
Input
|
BHE |
High Byte Enable |
Input
|
BLE |
Low Byte Enable |
Input
|
I/O0-I/O15 |
Шина данных |
I/O
|
VDD |
3.3V Power |
Pwr
|
VSS |
Ground |
Gnd |
Рис. 3.7 Внешний вид устройства Табл. 3.4
3.7 Описание интерфейса q2.
Общие положения
Предназначен для управления оборудованием производства ОАО «МОРИОН». Интерфейс Q2 выполнен в соответствии с рекомендацией G.773 ITU-T.
При разработке использованы стандарты ISO 8482, ISO 3309, ISO 4535 и ISO 7809.
Физический уровень.
В соответствии с рекомендациями X.211 установлен:
синхронный режим обмена;
полудуплексный режим;
многоточечная конфигурация.
Физические характеристики.
Работа по последовательной шине в соответствии со стандартом ISO 8482 (полная совместимость с EIA 485). Используются две отдельные пары проводов, одна для каждого направления передачи. При длине линии от 100 до 1000 метров должны использоваться экранированные симметричные пары, при длине линии от 20 до 100 метров должны использоваться неэкранированные симметричные пары, при длине линии до 20 метров должен использоваться плоский кабель.
Электрические характеристики:
Статические и динамические характеристики каждого соединения соответствуют ISO 8482.
Когда все передатчики, подключенные к шине, находятся в высокоимпедансном состоянии, на шине установлен уровень логической единицы.
Каждая шина имеет два нагрузочных резистора 120ом (на противоположных концах).
Максимальное количество устройств на шине равно 128.
Скорость передачи 64000 бит/с. Допуск +/-0.05%.
Линейный код NRZI. По стандарту ISO8482 каждый переход представляет бит «0», а отсутствие перехода представляет бит «1».
Передатчик ведомой станции должен переходить в высокоимпедансное состояние через 0.750ms после передачи последнего бита закрывающего флага. Это не относится к передатчику ведущей станции, передающей последовательность флагов в режиме холостого хода.
Ведомая станция должна войти в режим синхронизма в за время передачи 4 переходов.