
- •3. Создание принципиальной схемы
- •3.1. Выбор цифрового интерфейса
- •3.2 Микроконтроллер amd186 cc
- •3.2.1 Характеристики
- •3.2.2 Общее архитектурное представление.
- •3. Universal Serial Bus
- •3.2.3 Работа с hdlc.
- •3.2.4 Системные периферийные устройства.
- •1. Контроллер прерываний.
- •2. Универсальные каналы dma.
- •3. Программируемые I/o сигналы.
- •4. Программируемые таймеры.
- •5. Аппаратный Watchdog Timer.
- •3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).
- •1. Шинный интерфейс.
- •2. Dynamic Random Access Memory.
- •3. Chip Selects.
- •3.2.6. Применение Am186cc.
- •3.3 Документация для программиста контроллера
- •3.3.1. Введение в hdlc.
- •3.3.2 Этапы конфигурирования hdlc-каналов
- •3.3.3. Коммуникационные интерфейсы
- •1. SmartDma Interface
- •2. Programmed I/o Interface
- •3.3.4. Обеспечение основных функций hdlc.
- •3.3.5 Передатчик hdlc
- •3.3.6 Приемник hdlc.
- •3.3.7 Hdlc и SmartDma.
- •3.3.8 Прерывания.
- •3.3.9 Информация для сравнения с другими устройствами
- •3.3.10 Инициализация
- •3.4. Плис
- •3.4.1. Выбор элементной базы
- •3.4.2. Микросхемы плис 10к30.
- •3.4.3. Конфигурация и функционирование плис
- •Задание режима конфигурирования
- •3.5. Выбор микросхем flash.
- •Чтение.
- •3.6 Выбор микросхем озу
- •3.7 Описание интерфейса q2.
- •Требования к q-стыку
- •Типы кадров
- •Взаимодействие
- •Режим нормального ответа
- •Установление звена данных
- •Разъединение звена данных
- •Процедура в режиме разъединения
- •Обмен кадрами I
- •Подтверждения
- •Тестирование
- •3.7.5 Информирование об особых условиях и восстановление Действия при занятости станции
- •Ошибка в последовательности Ns
- •Восстановление по тайм-ауту
- •Неприем кадра
- •3.7.6 Другие параметры уровня звена передачи данных.
3.4.3. Конфигурация и функционирование плис
Во время работы ПЛИС(DD5) сохраняет конфигурацию во внутреннем ОЗУ. Так как ОЗУ является энергозависимой памятью, то данные о конфигурации должны загружаться после каждого включения устройства. Процесс загрузки данных из ОЗУ называется конфигурированием. Во время инициализации, которая начинается сразу после конфигурирования, сбрасываются внутренние регистры, активизируются входы и выходы устройства, после чего оно начинает свою работу. Входы и выходы ПЛИС при включении питания, а также до и во время конфигурирования находятся в третьем состоянии. Процесс установления конфигурации и инициализации называется командным режимом, а нормальная работа ПЛИС после окончания командного режима именуется режимом пользователя.
Существует возможность изменить конфигурацию ПЛИС во время работы, путем загрузки новых данных в устройство. Время изменения конфигурации составляет 320 миллисекунд, в течение которых происходит переход из пользовательского режима в командный и обратно. Для программирования и установки нужной конфигурации используются специальные файлы.
для задания конфигурации ПЛИС 10К могут программироваться в соответствии с одним из четырех возможных вариантов использования микропроцессора или ПЗУ (см. табл.3.1).
Таблица 3.1
Варианты конфигурирования ПЛИС
Схема конфигурирования |
Использование |
Активная последовательная |
Конфигурация с помощью ПЗУ |
Пассивная последовательная |
Конфигурация с использованием последовательного микропроцессорного интерфейса |
Пассивная параллельная синхронная |
Конфигурация с использованием параллельного синхронного микропроцессорного интерфейса |
Пассивная параллельная асинхронная |
Конфигурация с использованием параллельного асинхронного микропроцессорного интерфейса |
В нашем случае используется пассивная схема конфигурирования, когда FLEX 10К включается в систему с интеллектуальным устройством управления (таким, как микропроцессор), которое управляет конфигурированием. Устройство управления получает данные из устройства хранения информации; это может быть, например, жесткий диск, ОЗУ или другие системы памяти. При пассивной конфигурации функциональные возможности FLEX 10К могут быть изменены во время работы системы.
Режим конфигурирования задается кодированием входов MSEL0 и MSEL1 ПЛИС (см. табл. 3.2). Значения сигналов MSEL0 и MSEL1 можно изменять между сеансами конфигурирования. Однако, как правило, эти выводы подсоединяются к +5В, либо заземляются.
Таблица 3.2
Задание режима конфигурирования
MSEL0 |
MSEL1 |
Режим конфигурирования |
0 |
0 |
Пассивный последовательный (загрузка из ПЗУ) |
1 |
0 |
Пассивный параллельный синхронный |
1 |
1 |
Пассивный параллельный асинхронный |
Описание сигналов представлено в табл. 3.3. Данные в ПЛИС (на вход DATA0) поступают в виде последовательного потока битов. В данной схеме включения вывод nCONFIG должен подсоединяться к +3,3 В через резистор 1 кОм. После подачи питания на входе nCONFIG происходит переход из логического нуля в логическую единицу, что воспринимается ПЛИС как начало конфигурирования. В исходном состоянии на выходе CONF_DONE присутствует низкий логический уровень, который говорит процессору о необходимости загрузки ПЛИС. После некоторой задержки выход nSTATUS переходит в состояние логической единицы, что говорит о готовности ПЛИС принять данные. Передача данных в ПЛИС синхронизируется процессором.
Таблица 3.3
Назначение выводов, используемых при конфигурировании
Название |
Тип |
Назначение
|
MSEL0, MSEL1 |
Вход |
Установка вида конфигурации ПЛИС |
nSTATUS |
Двунаправленный с открытым коллектором |
При подаче питания на ПЛИС выход nSTATUS устанавливается в состояние логического нуля и остается в этом состоянии в течении 100 мс. Подключение к +3,3 В осуществляется через резистор сопротивлением 1 кОм. В случае сбоя при конфигурировании ПЛИС устанавливает nSTATUS в состоянии логического нуля. В случае последовательной конфигурации нескольких ПЛИС, например, от одного ПЗУ, когда одна из конфигурируемых ПЛИС устанавливает линию nSTATUS в состояние логического нуля все остальные ПЛИС переходят в состояние ошибки |
nCONFIG |
Вход |
Управление конфигурированием. Низким уровнем ПЛИС сбрасывается в исходное состояние. Передним фронтом инициируется начало конфигурирования |
CONF_DONE |
Двунаправленный с открытым коллектором |
Состояние (выход): устанавливается в логический ноль во время конфигурирования. После безошибочного конфигурирования данный вывод переводится в третье состояние. Состояние (вход): высокий уровень сигнала на этом входе вызывает инициализацию и устанавливает пользовательский режим. Подключение к +3,3 В осуществляется через резистор сопротивлением 1 кОм. Для задержки процесса инициализации на этот вход подается низкий логический уровень |
DCLK |
Вход |
сигнал синхронизации считывания в ПЛИС данных от внешнего источника |
nCE |
Вход |
Выбор кристалла. Используется в случае последовательной конфигурации ПЛИС |
nCEO |
Выход |
Устанавливается в состояние логического нуля при завершении процесса конфигурирования |
DATA0 |
Вход |
Вход данных. Также бит конфигурации данных |
Режим последовательной пассивной конфигурации (PS Mode) применяется для загрузки конфигурации ПЛИС, выполненных по технологии SRAM, таких семейств, как FLEX6000, 8000, 10K, APEX, ACEX. Режим программирования по порту JTAG (JTAG mode) применяется для программирования в системе ПЛИС CPLD, конфигурационных ПЗУ ЕРС2 и готовящихся к выпуску ЕРС4, а также загрузки SRAM-устройств (правда, реже чем PS Mode).
ПЛИС EPF10K30AQC240-3 (DD5.4) имеет порт тестового доступа по стандарту JTAG. Для доступа к портам на плате установлена 10‑контактная колодка разъема 1-103783-0 "AMP" (X9).
При работе с устройством необходимо помнить, что все коммутации и подключение кабеля следует проводить при выключенном питании. Питание устройства осуществляется от источника питания системы, в которую установлена ПЛИС. Естественно, “земли” должны быть общими.
Если произошел сбой во время конфигурирования ПЛИС, то ею выставляется низкий уровень на выводе nSTATUS, вследствие чего происходит сброс ПЗУ и внутренний сброс ПЛИС. Если в программе процессора предусмотрена автоматическая перезагрузка, то происходит повторная запись данных в ПЛИС. Если перезагрузка не предусмотрена, то необходимо обеспечить подачу импульса на вход nCONFIG. После завершения конфигурирования сигнал CONF_DONE устанавливается в состояние логической единицы, который и анализируется процессором.
На этапе отладки программы для ПЛИС удобно использовать непосредственное конфигурирование схемы через внешний разъем. При этом взаимодействие ПЛИС и внешнего устройства (компьютера) происходит по тому же алгоритму.