- •3. Создание принципиальной схемы
- •3.1. Выбор цифрового интерфейса
- •3.2 Микроконтроллер amd186 cc
- •3.2.1 Характеристики
- •3.2.2 Общее архитектурное представление.
- •3. Universal Serial Bus
- •3.2.3 Работа с hdlc.
- •3.2.4 Системные периферийные устройства.
- •1. Контроллер прерываний.
- •2. Универсальные каналы dma.
- •3. Программируемые I/o сигналы.
- •4. Программируемые таймеры.
- •5. Аппаратный Watchdog Timer.
- •3.2.5. Памятно-периферийные интерфейсы (Memory and Peripheral Interface).
- •1. Шинный интерфейс.
- •2. Dynamic Random Access Memory.
- •3. Chip Selects.
- •3.2.6. Применение Am186cc.
- •3.3 Документация для программиста контроллера
- •3.3.1. Введение в hdlc.
- •3.3.2 Этапы конфигурирования hdlc-каналов
- •3.3.3. Коммуникационные интерфейсы
- •1. SmartDma Interface
- •2. Programmed I/o Interface
- •3.3.4. Обеспечение основных функций hdlc.
- •3.3.5 Передатчик hdlc
- •3.3.6 Приемник hdlc.
- •3.3.7 Hdlc и SmartDma.
- •3.3.8 Прерывания.
- •3.3.9 Информация для сравнения с другими устройствами
- •3.3.10 Инициализация
- •3.4. Плис
- •3.4.1. Выбор элементной базы
- •3.4.2. Микросхемы плис 10к30.
- •3.4.3. Конфигурация и функционирование плис
- •Задание режима конфигурирования
- •3.5. Выбор микросхем flash.
- •Чтение.
- •3.6 Выбор микросхем озу
- •3.7 Описание интерфейса q2.
- •Требования к q-стыку
- •Типы кадров
- •Взаимодействие
- •Режим нормального ответа
- •Установление звена данных
- •Разъединение звена данных
- •Процедура в режиме разъединения
- •Обмен кадрами I
- •Подтверждения
- •Тестирование
- •3.7.5 Информирование об особых условиях и восстановление Действия при занятости станции
- •Ошибка в последовательности Ns
- •Восстановление по тайм-ауту
- •Неприем кадра
- •3.7.6 Другие параметры уровня звена передачи данных.
3.3.9 Информация для сравнения с другими устройствами
Каналы HDLC поддерживают протоколы SDLC, LAP-B, LAP-D, PPP и v.120. Также поддерживается прозрачный режим для реализации протокола v.110. Протокол HDLC подобен следующим биториентированным протоколам:
The Advanced Data Communication Control Procedures (ADCCP) поддерживаемый американским институтом стандартизации (American National Standards Institute - ANSI X3.66).
The Link Access Procedure Balanced (LAP-B), принятый International Telegraph and Telephone Consultative Committee (CCITT) как часть сетевого стандарта X.25, является подмножеством HDLC.
3.3.10 Инициализация
При внутреннем и внешнем сбросах происходит следующее:
Все регистры HDLC принимают значение 00h кроме регистров HxSTATE, HxTD, HxRD/HxRDP и HxRFSx.
Бит ITF4 регистра SYSCON сбрасывается, то есть канал Dначинает работать по обычному интерфейсу HDLC с управлением потоками данных.
Бит EXSYNC регистра SYSCON сбрасывается, что конфигурирует канал C для работы в режиме raw DCE или PCM highway.
3.4. Плис
3.4.1. Выбор элементной базы
Большая часть функций схемы реализована с помощью ПЛИС, поэтому ее выбор является важным этапом на пути создания принципиальной схемы. На сегодняшний день доступным является достаточно широкий спектр программируемой логики. Xilinx, Atmel, Altera — наиболее известные фирмы, производящие программируемую логику. Хорошо зарекомендовали себя микросхемы фирмы Xilinx: у них высокая граничная частота, малые фиксированные задержки, сложная структура, позволяющая реализовывать большее количество функций. Однако данные ПЛИС имеют высокую стоимость, и они сложны в программировании. Микросхемы, предлагаемые фирмой Altera, имеют приемлемую цену (значительно ниже, чем у Xilinx и Atmel), фиксированные задержки в 3-4 нс и обеспечивает работу на 50 МГц. Кроме того, эти ПЛИС очень просты для программирования.
Фирма Altera представляет множество видов выпускаемых микросхем. По предлагаемым параметрам наиболее подходящей оказалась серия FLEX10K. Данная серия, единственная из всех, имеет внутреннее ОЗУ и самое большое количество логических ячеек и внешних выводов.
Недостатком можно считать отсутствие внутреннего ПЗУ, однако, это делает микросхему дешевой и допускает отладку ПЛИС через Bit‑Blaster.
Для реализации схемы необходимо около 2700 логических ячеек и 300 пользовательских выводов. Микросхема 10К100 удовлетворяет данные требования, но из-за сложности она имеет большую стоимость, поэтому было принято решение использовать ПЛИС 10К30.
3.4.2. Микросхемы плис 10к30.
Микросхемы серии FLEX 10K являются современными представителями семейства программируемых логических устройств (ПЛИС), производимыми американской фирмой ALTERA. Архитектура ПЛИС представляет собой программируемую логическую матрицу, состоящую из множества однотипных ячеек, связанных между собой сложными логическими связями. Исходное описание схемы ПЛИС составляется в виде текстовых файлов, написанных на специальном языке или с помощью графического представления.