4. Процессоры цифровой обработки сигналов.

В последние годы во всем мире проявляется большой интерес к такому виду устройств вычислительной техники как процессоры цифровой обработки сигналов, которые в дальнейшем мы будем называть ЦСП (цифровой сигнальный процессор), либо DSP (Digital Signal Processor). Такой интерес вызван, прежде всего, большим быстродействием данных устройств, высокой степенью параллелизма вычислений, низким энергопотреблением и стоимостью, большим набором встроенных функций и так далее. Рассмотрим подробнее DSP процессоры 5 серии корпорации Texas Instruments, являющейся мировым лидером в области процессоров цифровой обработки и всего, что с этим связано.

Итак, семейство ЦСП С5000 фирмы Texas Instruments предоставляет разработчику оптимальное соотношение сверхнизкого энергопотребления, высокой производительности и низкой цены, что делает это семейство подходящим для широкого круга приложений.

Процессоры этого семейства выполняют от 40 до 200 миллионов команд в секунду (MIPS) при рекордно низком энергопотреблении – до 0,45 миллиВатт на MIPS. Такое соотношение делает их идеальной платформой для ресурсоемких приложений обработки голоса и данных типа сотовых телефонов, пейджеров и для систем передачи голоса по IP сетям и персональных информационных систем.

Семейство С5000 включает в себя очень широкий набор процессоров, что позволяет реализовывать масштабируемые решения. От одноканальных устройств, реализующих алгоритмы типа вокодера и эхоподавителя, до многоканальных устройств с высокой степенью интеграции. От устройства с максимально низким энергопотреблением и низкой стоимостью единичной микросхемы – оптимального решения для носимых систем, до сложного, ресурсоемкого устройства с максимальной производительностью и степенью интеграции.

Старшие модели семейства с увеличенной памятью и набором интегрированных периферийных устройств максимизируют число каналов, которые может обработать каждая система без увеличения занимаемого ей места.

Высокий уровень производительности процессоров семейства С5000 стал возможен благодаря их высокопроизводительной архитектуре, специально разработанной с учетом требований широкого круга приложений. Так, например, в состав ядра процессоров включен Витерби – ускоритель, который сокращает выполнение операции ‘butterfly update’, применяемой в декодировании GSM канала до 4 команд процессора.

Другие важные особенности архитектуры ядра С5000 таковы:

• Четыре внутренние шины и два генератора адреса позволяют параллельно выполнять операции с несколькими операндами и снижают критические параметры доступа к памяти.

• 40 разрядный сумматор и два 40 разрядных аккумулятора позволяют производить параллельную обработку инструкций в одном цикле команды.

• Второй дополнительный 40 разрядный аккумулятор на выходе умножителя позволяет выполнять неконвеерные MAC операции типа двух суммирований и умножения в параллель.

• Одноцикловая нормализация и экспоненциальное декодирование дает поддержку операций с плавающей точкой, которые часто используются при кодировании речи.

• Умножитель 17*17 разрядов позволяет выполнять 16 разрядное знаковое или беззнаковое умножение с округлением и контролем переполнения – и все это в одном командном цикле.

• Новые однотактовые команды эффективно выполняют общие ЦОС операции, такие как симметричный КИХ фильтр.

• 40 разрядное АЛУ может работать в режиме двойного 16 разрядного, что позволяет выполнять двойные однотактовые операции. Восемь дополнительных регистров и программный стек позволяют применить наиболее развитый и эффективный среди процессоров с плавающей точкой С компилятор.

Семейство С5000 построено по модифицированной Гарвардской архитектуре. В нем используются 3 отдельных системы шин для данных и одна для команд. Разделение памяти команд и памяти данных позволяет выполнять одновременный доступ к командам и данным, что повышает параллелизм выполнения. Например, в одном цикле могут быть выполнены две операции чтения и одна операция записи. Команды с параллельной записью и специальные команды полностью используют все преимущества данной архитектуры. Кроме того, данные могут пересылаться между областями команд и данных. Такая степень параллелизма дает возможность поддерживать мощный набор арифметических, логических операций и операций с битами, которые выполняются за один машинный цикл. В дополнение к этому, ядро С5000 включает в себя эффективные механизмы управления прерываниями, повторения операций и вызов подпрограмм.

Что касается памяти – полное адресуемое пространство для процессоров семейства С5000 составляет 192 Кбайт 16 разрядных слов. Старшие модели семейства могут дополнительно поддерживать до 8 Мбайт памяти команд. Память делится на три сегмента по 64 КСлов: сегмент команд, сегмент данных и сегмент ввода-вывода. Сегмент команд служит для хранения программы, также в нем могут содержаться некоторые данные, например таблицы коэффициентов. Сегмент данных содержит данные, используемые при выполнении программы. Сегмент ввода-вывода используется для доступа к внешним периферийным устройствам и может также использоваться как расширение сегмента данных.

Параллельная архитектура ядра процессора позволяет выполнять 4 конкурирующих операции с памятью в одном такте: выборка команды, чтение двух операндов и запись операнда. Для этого используются четыре параллельных системы шин: шина чтения команд (PB), шина записи данных (EB) и две шины чтения данных (CB и DB). Каждая шина имеет доступ к разным областям памяти для разных видов операций. Такая архитектура позволяет выполнять параллельное чтение двух операндов, 32 разрядный доступ и одновременное чтение и запись операндов.

На кристаллах С5000 располагается два вида внутреннего ОЗУ – с двойным доступом и с одинарным доступом. ОЗУ с двойным доступом делится на блоки по 2 КСлов. Данные в каждом из этих блоков могут быть считаны или записаны за один машинный такт. Основное назначение данной памяти – хранение данных, однако она может быть сконфигурирована и как память команд.

Старшие модели семейства могут поддерживать до 8 мегабайт 16 разрядных слов и имеют эффективные механизмы работы со страничной адресацией, позволяющие производить автоматическое переключение старших разрядов адреса. Эта память организована как 128 страниц длиной по 64 КСлов. При этом в процессор добавляются дополнительные 7 линий адреса и расширенный регистр счетчика команд, а также ряд дополнительных команд.

Семейство С5000 имеет начальный загрузчик. Это программа, размещенная во внутреннем ПЗУ процессора. Он используется для переписывания программы из внешнего источника в ОЗУ процессора или внешнее ОЗУ, где она будет исполняться. Начальный загрузчик вызывается автоматически при включении питания или при сбросе процессора, если установлен соответствующий режим. Начальный загрузчик может выполнять загрузку программы из большого набора источников:

• Параллельное 8 или 16 разрядное ПЗУ;

• Параллельная загрузка из регистра ввод7а – вывода;

• Загрузка из последовательного порта с 8 или 16 разрядными данными;

• Загрузка через Хост – порт интерфейс;

Режимы загрузки программы из последовательного или из хост порта дают возможность отказаться от отдельного ПЗУ для ЦСП и загружать программу хост процессора без каких либо дополнительных затрат.

Все процессоры семейства С5000 имеют множество размещаемых на кристалле периферийных устройств. Конкретный набор зависит от модели процессора. В этот набор входят:

• Программируемый генератор задержек;

• Параллельный порт ввода – вывода;

• Котроллер прямого доступа в память;

• Широкий выбор последовательных портов;

• Таймер;

• Тактовый генератор;

Программируемый генератор задержек служит для увеличения длительности цикла обмена по шине до 7 машинных тактов при обмене с медленными внешними устройствами или с медленной внешней памятью. Он работает без использования какого – либо внешнего аппаратного обеспечения. Количество тактов задержки задается для набора областей памяти через специальные регистры.

Параллельные порты ввода – вывода необходимы для организации наиболее простого интерфейса к внешним устройствам, требующего минимального количества внешней логики декодирования адреса. Каждый процессор семейства С5000 может адресовать 64К портов ввода – вывода. Доступ к портам осуществляется специальными командами ввода – вывода.

Хост порт интерфейс это параллельный 8 или 16 разрядный интерфейс для связи ЦСП с хост – процессором (управляющим контроллером). Обмен информацией между ЦСП и хост процессором идет через блок во внутреннем ОЗУ ЦСП с двойным доступом размером в 2 КСлов, к которому имеют доступ как ЦСП так и хост процессор. Возможна организация 16 разрядного доступа через обмен двойными битами. ХПИ может работать в двух режимах – в первом из них хост процессор и ЦСП имеют конкурентный доступ к этому блоку памяти с приоритетом хост процессора. В другом режиме, хост имеет доступ к внутренней памяти ЦСП только когда ЦСП находится в спящем режиме или в состоянии сброса. Скорость обмена через хост порт интерфейс в 16 разрядном режиме может достигать 28 МБайт в секунду.

Процессоры семейства С5000 имеют гибкую систему формирования тактовых импульсов с переменными параметрами. Эта система позволяет как делить входную частоту так и умножать ее, что дает возможность использовать практически любую подходящую частоту как тактовую и наиболее оптимально подобрать рабочую частоту процессора. Возможность умножения частоты позволяет использовать для генерации быстрого внутреннего тактового сигнала низкую частоту. Это уменьшает количество проблем с наводками внешней тактовой частоты, с разводкой ее по плате, позволяет использовать более медленные генераторы и резонаторы и снизить энергопотребление системы. Кроме того, старшие модели семейства имеют возможность программной подстройки частоты работы процессора. Коэффициент умножения частоты при программной подстройке может меняться от 0,26 до 16. Это позволяет менять тактовую частоту программно, в процессе работы в зависимости от режима работы. Вместе с тактовой частотой меняется и ток потребления процессора, соответственно можно менять ток потребления, добиваясь компромисса между временем активной работы процессора и потребляемым им в активном режиме мощностью, что особенно важно для мобильных систем с лимитированным источником питания. При этом для каждого режима работы устройства можно устанавливать оптимальное соотношение между временем выполнения задачи и током потребления процессора.

Контроллер прямого доступа в память позволяет осуществлять передачу данных из одной области памяти в другую без участия ЦПУ. Контроллер ПДП позволяет пересылать данные в и из памяти команд, памяти данных, внутренней периферии, такой как МКБСП, или внешней памяти, параллельно с работой ЦПУ. Всего контроллер ПДП имеет 6 независимых каналов с программируемым приоритетом.

Процессоры семейства С5000 имеют несколько видов последовательных портов:

• Стандартный последовательный порт – синхронный последовательный порт с независимыми каналами приема и передачи, двойной буферизацией, программируемыми тактовыми частотами и длиной данных.

• TDMпорт. Позволяет обмениваться данными в режиме временного разделения. Всего через этот порт могут быть соединены до 7 устройств. При этом каждому устройству выделяется свой временной интервал для обмена.

• Буферизированный последовательный порт – имеет возможность прямого чтения и записи данных во внутреннюю память процессора. Размеры и положение буфера в памяти программируются пользователем. При работе буферизированного порта прерывание вызывается не на каждый прием или передачу данных, а при заполнении или исчерпании буфера данных. Максимальная скорость обмена по буферизированному последовательному порту может достигать 50 мегабит.

• Многоканальный буферизированный последовательный порт (МКБСП). Это последовательный скоростной порт, базирующийся на стандартном последовательном порту. Он имеет возможность читать/записывать данные в память без участия процессора через контроллер ПДП. Кроме того у него существуют многоканальные расширения, совместимые со стандартами Е1, Т1, SCASAиMVIP.

Как и стандартный порт, МКБСП имеет следующие возможности:

• Полнодуплексная работа;

• Двойная буферизация данных – позволяет поддерживать непрерывность потока;

• Независимые тактовые частоты и схемы синхронизации для приема и передачи;

• Прямое подключение стандартных промышленных кодеков, микросхем аналоговых интерфейсов и микросхем ЦАП/АЦП с последовательным интерфейсом.

В дополнении к уже перечисленным МКБСП имеет следующие дополнительные возможности:

• Прямое подключение к шинам:

  • Е1/Т1

  • ST – BUS

  • IOM – 2

  • AC97

  • IIS

  • SPI

• Многоканальный обмен при количестве каналов до 128;

• Переменный размер данных 8, 12, 16, 20, 24 и 32 бита;

• Встроенное u–LawиA-Lawкомпандирование;

• Возможность передачи первым старшего или младшего разряда данных;

• Программируемая полярность сигналов синхронизации и тактовых сигналов данных;

• Гибкое программирование внутренних тактовых импульсов и синхронизации;

МКБСП состоит из канала приема и канала передачи, которые работают полностью независимо. При работе в многоканальном режиме используется временное разделение каналов. При этом возможно указание каналов для которых осуществляется прием и передача данных.

Максимальная тактовая частота МКБСП равна половине тактовой частоты процессора.

Каждый процессор семейства С5000 имеет 16 разрядный программируемый таймер с 4 разрядным предварительным делителем частоты. Счетчик таймера уменьшается на единицу на каждом такте процессора, когда счетчик становится равным 0 вызывается прерывание. Таймер можно запустить, остановить, сбросить или запретить через управляющий регистр.

Все вышеописанные достоинства данного типа микропроцессорных устройств говорят о том, что его применение в телекоммуникационных системах выгодно и перспективно. Именно поэтому, DSPпроцессоры становятся все более популярными среди разработчиков.