3. Контроль битовCrc.

Если цикловой синхронизм и сверхцикловой синхронизм CRC достигнуты, то в каждом подсверхцикле должен начаться контроль битов CRC:

• Принятый подсверхцикл CRC (SMF) обрабатывается путем умножения/деления (смотри раздел «Структура потока Е1»), после того, как биты CRC подсверхцикла выделены и заменены нулями.

• Остаток, образующийся в процессе деления, затем запоминается и последовательно побитно сравни­вается с битами CRC, полученными в следующем подсверхцикле SMF.

• Если остаток точно соответствует битам CRC, содержащимся в следующем подсверхцикле SMF принятого сигнала, то полагают, что проверяемый подсверхцикл SMF не содержит ошибок,

Необходимо иметь возможность обнаружить состояние ложного циклового синхронизма в течение 1 с и с вероятностью более 0,99. При обнаружении такого события должен быть начат повторный поиск правильного циклового синхронизма.

Вероятность ложного начала поиска циклового синхронизма вследствие чрезмерного количества ошибочных блоков CRC при наличии случайных ошибок с коэффициентом ошибок 10^-3 должна быть меньше 10^-4 за промежуток времени в 1 с.

Поиск состояния циклового синхронизма должен быть начат в точке, расположенной непосредственно за предполагаемым ложным цикловым синхросигналом. Обычно это исключает восстановление синхронизма на ложном цикловом синхросигнале.

Для достижения установленной выше величины вероятности предпочтительный пороговый счет составляет 915 ошибочных блоков CRC из 1000, при этом количество ошибочных блоков CRC>= 915 указывает на наличие ложного циклового синхронизма.

4. Контроль ошибок с использованиемCrc-4

Информация относительно состояния процесса CRC должна иметься в наличии в двух вариантах:

а) Непосредственная информация;

Каждый раз, когда в блоке CRC обнаруживается ошибка, необходимо показывать это состояние.

б) Интегральная информация;

Информация о количестве ошибочных блоков CRC в последовательных односекундных интервалах должна быть доступна. Указанное количество будет находиться в пределах от 0 до 1000 (десятичное число).

Таким образом, процедуры CRC могут быть использованы как для защиты от ложного циклового синхронизма, так и для контроля ошибок.

2. Алгоритм программы.

В данном разделе произведем разработку алгоритма программы для DSP процессора.

В первую очередь необходимо еще раз перечислить основные функции, которые должен выполнять DSPпроцессор:

• Организация коммутации ОЦК каналов 6 потоков Е1, в соответствии с картой коммутации;

• Организация, при необходимости, конференц - связи;

• Сбор данных с линейных интерфейсов;

• Создание отчета для сигнального микроконтроллера и ПЛИС;

Произведем разработку алгоритмов только первых двух пунктов, так как они являются наиболее значимыми.

Первым блоком в структуре нашего алгоритма будет блок инициализации DSPпроцессораTMS320VC5421. Данный блок производит настройку регистров процессора, отвечающих за работу многоканального буферизированного порта, контроллера прямого доступа в память, тактовых генераторов и других периферийных устройств. Кроме этого, данный блок обнуляет все необходимые переменные алгоритма.

Следующим блоком является блок приема данных. Он отвечает за правильный прием данных потоков Е1, поступающих на МКБСП, и их передачи, через контроллер прямого доступа в память, в определенное место адресного пространства ОЗУ процессора. Отмечу, что каждый раз происходит прием 512 битов. Это размер двух циклов в структуре Е1. Под эти данные выделяют, соответственно, в шесть раз больше места в ОЗУ, так как потоков 6. Размер такого буфера выбирается из следующих соображений: во – первых, необходимо сначала найти нулевой канальный интервал, поэтому чем больше объем данных, полученных за одним прием, тем лучше, а во – вторых, цикл структуры Е1 может начаться не с первыми принимаемыми битами данных, а, например, где – нибудь на 100 пришедшем бите.

Как уже было отмечено, после приема данных необходимо войти в цикловой синхронизм. Данную процедуру осуществляет следующий блок в структуре нашего алгоритма. В первую очередь, данный блок осуществляет поиск синхро комбинации, необходимой для определения нулевого канального интервала, от которого берут начало отсчета остальные 30 канальных интервалов в структуре потока Е1. Комбинация ищется для каждого потока данных. В случае вхождения в цикловой синхронизм, данное событие отмечается установкой соответствующих флагов. При ситуации, когда ни как не удается засинхронизироваться, также происходит установка флагов. В соответствии с данными флагами процессор формирует сигналы, указывающие об ошибках, а также изменяет дальнейший алгоритм обработки данных, ведь в случае, когда поток не синхронизирован, невозможна организация коммутации его канальных интервалов. Если же все потоки были уже засинхронизированы, то происходит проверка синхронизма каждого из потоков.

Следующий блок алгоритма осуществляет процедуру вхождения в сверхцикловой синхронизм. Как уже было отмечено в разделе «Процедуры цикловой синхронизации и CRC-4 на стыке 2048 Кбит/с» сверхцикловой синхронизм необходим для выявления ложных сигналов цикловой синхронизации, а также, необходим для использования процедуры подсчета ошибок. Данный блок работает по аналогии с предыдущим, а именно, при вхождении в сверхцикловой синхронизм устанавливаются одни флаги, при выходе из него, устанавливаются другие. При выходе из сверхциклового синхронизма сбрасывается и цикловая синхронизация, в результате чего, невозможна, опять – таки, организация коммутации канальных интервалов потоков.

Самым значительным блоком в структуре алгоритма является, несомненно, блок в котром реализованы функции коммутации и организации конференц – связи. Итак, после того как были установлены цикловая и сверхцикловая синхронизации, происходит выравнивание циклов потоков друг относительно друга, то есть выделяется область памяти, куда помещаются 256 бит данных каждого из потоков. Далее происходит установка соединений, которая вырабатывается в соответствии с картой коммутации. Соединения – это ни что иное, как указатель на адрес в памяти откуда необходимо произвести считывание канального интервала (8 бит), и указатель на область в памяти куда необходимо перезаписать данный канальный интервал. После операций считывания и записи данных, происходит формирование циклов, готовых для передачи в МКБСП. В этом же блоке, после коммутации, выясняетсянужно ли организовывать конференц – связь. Если нужно, то определяется количество конференций, а также количество участников каждой конференции. После этого каналы, участвующие в конференции, обрабатываются компандером, который реализует алгоритм А-law компандирования [22]. В результате обработки 8 битов данных экспандером, образуется комбинация из 13 бит. С этой комбинацией можно проводить операции цифрового сложения, ведь конференц – связь - это ни что иное, как цифровое суммирование данных. После того, как было произведено цифровое суммирование, данные опять поступают на вход компандера, но он уже выполняет функции компрессии, то есть сжатия. Данные преобразуются снова в 8 битный формат.

В следующем блоке реализуется процедура выдачи обработанных сигналов. Формируются посылки из 32 битов, которые через контроллер прямого доступа в память, пересылаются в буфер МКБСП. В момент заполнения буфера МКБСП происходит передача битов, последовательно друг за другом.