3. Требования, предъявляемые к плате кросс – коммутатора.

1. Описание конструкции блока универсальной платформы.

Блок реализуется на базе унифицированного каркаса 6U европейского стандарта. Блок предназначен для установки в стандартную стойку 19’’. Плата кросс - коммутатора, устанавливается в кассету по направляющим, в разъемы кросс - платы.

3.3.2. Требования к разводке платы кросс – коммутатора.

1. Размеры платы кросс – коммутатора: 233.35мм * 160мм;

2. Плата должна быть 4-х слойной, из стеклотекстолита, с металлизированными отверстиями. Рисунок платы наносить комбинированным способом;

3. Проводники питания и земли проводить отдельными слоями;

4. Обеспечить достаточную площадь на плате под кроватки для ПЛИС EPM7128SVLC, и сигнального микроконтроллера AT89C5124JC;

5. Светодиоды HL1…HL5 расположить вместе отдельной линией на лицевой панели;

6. Разъемы Х1 и Х5 расположить на лицевой панели платы кросс – коммутатора;

7. Кварцевый резонатор В1 установить вертикально на прослойку;

8. Высокочастотные цепи делать как можно короче;

9. Проводники в смежных слоях проводить во взаимоперпендикулярных направлениях;

10. Расположение микросхем на плате должно обеспечивать минимальную длину связей на плате;

2. Рекомендации по безопасности эксплуатации платы кросс – коммутатора.

Размещение и монтаж платы кросс - коммутатора разрешается выполнять лицам, имеющим подготовку не ниже электромеханика проводной связи.

При работе необходимо соблюдать правила безопасности, изложенные в "Правилах технической эксплуатации электроустановок потребителей" и "Правилах техники безопасности при эксплуатации электроустановок потребителей". Запрещается работать с оборудованием лицам, не сдавшим зачет по технике безопасности в установленном порядке.

При установке и извлечении плат из блока соблюдайте правила электростатической защиты согласно ОСТ 11.073.062-84 (использование электростатического браслета). При работе все измерительные приборы должны быть предварительно заземлены.

Глава 4. Разработка алгоритма программы для dsp процессора

1. Структура потока е1.

Для того чтобы разработать алгоритм организации коммутации и организации конференц – связи, необходимо знать структуру потока Е1, а также необходимо знать каким образом осуществляется синхронизация данного потока.

ц0

ц1

ц2

ц3

ц4

ц5

ц6

ц7

ц8

ц9

ц10

ц11

ц12

ц13

ц14

Ц15

Ки0

Ки1

Ки2

Ки13

Ки14

Ки14

Ки15

Ки16

Ки30

Ки31

	Р1		Р2		Р3		Р4			Р5		Р6		Р7		Р8
	Д		ЦС, цикл четный
			0		0		1			1		0		1		1
	Д		Цикл нечетный
			1		А		Х			Х		Х		Х		Х

Р1	Р2	Р3	Р4	Р5	Р6	Р7	Р8
СЦС, цикл 0				1	А1	0	1
0	0	0	0
Цикл 1- 15
a	b	c	d	a	b	c	d

Рис 4.1. «Структура цикла Е1»

где ц - цикл; Р - разряд; КИ – канальный интервал; Д – дискретная информация; ЦС – цикловой синхросигнал; СЦС – сверхцикловой синхросигнал; А – авария ЦС; А1 – авария СЦС.

Основная структура цикла на 2048 Кбит/с:

• Длина цикла 256 битов, пронумерованные цифрами 1 — 256;

• Частота повторения циклов составляет 8000 Гц;

Распределение битов 1-8 цикла:

• Распределение битов 1 — 8 цикла приведено в таблице 4.1;

Таблица 4.1

Распределение битов нулевого канального интервала

Номер бита Чередующиеся циклы	1	2	3	4	5	6	7	8
Цикл, содержащий цикловой синхросигнал	Si	0	0	1	1	0	1	1
	Примеч.1	Цикловой синхросигнал
Цикл, не содержащий цикловой синхросигнал	Si	1	А	Sa4	Sa5	Sa6	Sa7	Sa8
	Примеч.1	Примеч.2	Примеч.3	Примеч.4

Примечание 1. S_i = биты, зарезервированные для международного использования.

Примечание 2. - Этому биту придается значение 1, чтобы помочь избежать имитации циклового синхросигнала.

Примечание 3. - А = аварийная индикация дальнего конца. При отсутствии аварийного состояния - 0, при аварийном состоя­нии - 1.

Примечание 4. - Биты S_a4-S_a8 = дополнительные свободные биты.

• Распределение битов 1-8 цикла для полного сверхцикла CRC-4 приведено в таблице 4.2.;

Таблица 4.2

Структура сверхцикла

	Подсверхцикл (SMF)	Номер цикла	Биты с 1 по 8 цикла
			1	2	3	4	5	6	7	8
Сверхцикл	1	0 1 2 3 4 5 6 7	С1 0 С2 0 С3 1 С4 0	0 1 0 1 0 1 0 1	0 А 0 А 0 А 0 А	1 Sa4 1 Sa4 1 Sa4 1 Sa4	1 Sa5 1 Sa5 1 Sa5 1 Sa5	0 Sa6 0 Sa6 0 Sa6 0 Sa6	1 Sa7 1 Sa7 1 Sa7 1 Sa7	1 Sa8 1 Sa8 1 Sa8 1 Sa8
	2	8 9 10 11 12 13 14 15	С1 1 С2 1 С3 E С4 E	0 1 0 1 0 1 0 1	0 А 0 А 0 А 0 А	1 Sa4 1 Sa4 1 Sa4 1 Sa4	1 Sa5 1 Sa5 1 Sa5 1 Sa5	0 Sa6 0 Sa6 0 Sa6 0 Sa6	1 Sa7 1 Sa7 1 Sa7 1 Sa7	1 Sa8 1 Sa8 1 Sa8 1 Sa8

Примечание 1. Е=биты индикации ошибок CRC-4 (см. параграф 2.3.3.4.)

Примечание 2. S_a4 -S_a8 = свободные биты

Примечание 3. С₁-С₄ = биты циклического контроля ошибок по избыточности – 4 (CRC-4)

Примечание 4 А = аварийная индикация дальнего конца

Каждый сверхцикл CRC-4, состоящий из 16 циклов, пронумерованных числами от 0 до 15, делится на два подсверхцикла (SMF) по 8 циклов, обозначенных через SMF I и SMF П; номера подсверхциклов указывают их относительный порядок появления в структуре сверхцикла CRC-4. Подсверхцикл представляет собой размер блока циклического контроля ошибок по избыточности CRC-4 (то есть 2048 битов).

Структура сверхцикла CRC-4 не связывается с возможным использованием структуры сверхцикла в канальном интервале 16 на 64 к бит/с;

Использование бита I в сверхцикле CRC-4 2048 Кбит/с:

• В циклах, содержащих цикловой синхросигнал, бит 1 используется для передачи ­битов CRC-4. В каждом подсверхцикле SMF имеются четыре CRC-4 бита, обозначенных как C₁, C₂, С₃ и С₄;

• В циклах, не содержащих цикловый синхросигнал, бит 1 используется для передачи 6-битового сверхциклового сигнала и двух битов индикации ошибок CRC-4 (E).

• Сверхцикловый синхросигнал CRC является комбинацией 001011.

• Биты Е используются для индикации подсверхцикла, принятого с ошибками, путем установки двоич­ного состояния одного бита Е из состояния 1 в состояние 0 для каждого подсверхцикла с ошибками. Любая задержка между обнаружением подсверхцикла с ошибками и установкой бита Е в состояние, указывающее на­личие ошибок в подсверхцикле, должна быть менее 1 секунды.

• Биты Е учитываются всегда, даже если подсверхцикл, включающий эти биты, содер­жит ошибки, поскольку вероятность ошибок в битах Е мала.

Циклический контроль избыточности:

• Операция умножения/деления.

Частная комбинация CRC-4, размешенная в подсверхцикле N, является остатком после умножения на X⁴ и последующего деления (модуль 2) с помощью генератора полинома х⁴ + х + 1 полиномиального представ­ления подсверхцикла (N — 1).

• Процедура кодирования

1) Биты CRС-4 в подсверхцикле SMF замещаются двоичными нулями.

2) Затем SMF обрабатывается путем умножения/деления.

3) Остаток, получающийся в процессе умножения/деления, запоминается и подготавливается для вве­дения в соответствующие места CRC-4 следующего SMF.

• Процедура декодирования

1) Принятый подсверхцикл SMF, обрабатывается путем умножения/деления, после того, как биты CRC-4 выделены и заменены нулями.

2. Остаток, получившийся в процессе деления, запоминается и последовательно бит за битом сравни­вается с битами CRC-4, принятыми в следующем подсверхцикле SMF.

3. Если вычисленный декодером остаток точно соответствует битам CRC-4, принятым в следующем подсверхцикле SMF, то предполагается, что проверяемый подсверхцикл SMF не содержит ошибок.

Процедура CRC-4 для стыка на 2048 Кбит/с:

Вход I регистра сдвига: подсверхцикл SMF (N) с битами C1, C2, C3, C4 в состоянии 0.

Полином генератора регистра сдвига: x⁴+x+1.

Рис 4.2 «Кодирующее устройство»

На вход I подается последовательно на схему подсверхцикл SMF (то есть бит за битом), начиная с бита C1=0. Когда последний бит подсверхцикла SMF (то есть бит номер 256 цикла номер 7, соответственно цикла номер 15) введен в регистр сдвига, на выходах 1-4 имеют место биты CRC C1-C4. (Выход 1 дает наиболее значащий бит, C1, а выход 4 – наименее значащий бит, C4.) Биты C1-C4 предаются в следующем подсверхцикле SMF, то есть SMF(N+1).

Выходы 1…4 каскадов регистра сдвига устанавливаются в состояние 0 после каждого подсверхцикла SMF.

Стык на 2048Кбит/с, несущий каналы 64 Кбит/с:

Структура цикла:

• Количество битов в канальном интервале 64 Кбит/с - восемь, пронумерованные цифрами 1-8;

• Биты 1-256 основного цикла содержат 32 канальных интервала 64 Кбит/с при пооктетном чередовании, пронумерованные цифрами 0-31.

• Распределение битов нулевого канального интервала 64 Кбит/с согласно таблице 4.1.

• Использование остальных канальных интервалов 64 Кбит/с:

Каждый из канальных интервалов с 1 по 15 и с 17 по 31 может разместить, например, закодированный методом ИКМ звуковой сигнал в соответствии с Рекомендацией G.711 или цифровой сигнал 64 Кбит/с.

Канальный интервал 16 на 64 Кбит/с может быть использован для сигнализации. При отсутствии необходимости в сигнализации в некоторых случаях он может быть использован в качестве канала 64 Кбит/с таким же способом, как и интервалы с 1 по 15 и с 17 по 31.

Сигнализация:

• Использование канального интервала 16 на 64 Кбит/с рекомендуется для сигнализации по общему каналу или для сигнализации по выделенным сигнальным каналам по потребности.

• Сигнализация по общему каналу:

Канальный интервал 16 на 64 Кбит/с может быть использован для сигнализации по общему каналу при скорости передачи до 64 Кбит/с.

• Сигнализация по выделенным сигнальным каналам:

1). Структура сверхцикла :

Сверхцикл содержит 16 последовательных циклов, пронумерованных цифрами 0 — 15.

Сверхцикловой синхросигнал представляет собой комбинацию 0000 и занимает символьные интервалы 1 — 4 канального интервала 16 на 64 Кбит/с в цикле 0.

Таблица 4.3

Распределение битов канального интервала 16 на 64 Кбит/с.

Канальный интервал 16 цикла 0	Канальный интервал 16 цикла 1		Канальный интервал 16 цикла 2			Канальный интервал 16 цикла 15
0000 xyxx	abcd Канал 1	abcd Канал 16	abcd Канал 2	abcd Канал 17		abcd Канал 15	abcd Канал 30

Примечание 1. Номера каналов соответствуют номерам телефонных каналов. Канальные интервалы 64 Кбит/с 1- 15 и 17 - 31 предназначены для телефонных каналов, пронумерованных цифрами 1 - 30.

Примечание 2. Указанное распределение битов обеспечивает четыре сигнальных канала с пропускной способностью 500 бит/с каждый, обозначенных буквами а, b, с и d, для каждого канала для телефонии и других служб связи. При этом искажения сигналов сигнализации в каждом сигнальном канале, вносимые системой передачи ИКМ, не будет превышать +- 2 мс.

Примечание 3. Когда биты b, с или d не используются, им должны быть приданы следующие значения : b = 1 , с = 0, d = 1 . Рекомендуется не использовать комбинацию 0000, составленную из битов а, b, с и d, для целей сигнализации для каналов 1-15.

Примечание 4. x- резервный бит, которому должно быть придано значение 1 в случае, когда он не используется. Y - бит для аварийной индикации на дальний конец. При нормальной работе бит устанавливается в состояние 0, при наличии аварии - в состояние 1 .

2) Распределение канального интервала 16 на 64 Кбит/с:

Когда канальный интервал 16 на 64 Кбит/с используется для сигнализации по выделенным сигнальным каналам, пропускная способность 64 Кбит/с подразделяется на низкоскоростные сигнальные каналы с исполь­зованием сверхциклового синхросигнала в качестве, начала отсчета.